Layout de Microeletrônicos

Prévia do material em texto

Introdução à Microeletrônica
Aula 06
● Layout de dispositivos microeletrônicos
− Diagrama de Palitos
− Desenho de layout físico com Magic ou GRAAL
- Inversor, NAND, NOR
- Células-padrão (standard cells)
Hugo Leonardo D. de S. Cavalcante – DSC – CI – UFPB
 
Layout
● Aprendemos a fazer o diagrama esquemático em nível de transistores 
para portas lógicas combinacionais arbitrárias (static CMOS).
● Queremos chegar ao desenho das máscaras que serão usadas na 
fotolitografia. (Formatos gráficos usados na indústria: GDS2,CIF, etc.)
● Vamos passar por etapas intermediárias:
– Diagrama de palitos: semi-esquemático. Representa materiais, 
contatos, rotas. Comprimentos estimados, larguras não.
– Layout físico: objetos desenhados com CAD, seguindo as regras da 
tecnologia (DRC). Converte direto para arquivos de máscaras. 
Dimensões genéricas em unidade λ, dependente da tecnologia. 
(Vamos usar λ = 0,6 μm). 
 
Exemplo: Layout do inversor
Esquemático (transistores)
Layout físico
→ 
Como passar do esquemático ao layout físico?
 
Exemplo: Layout do inversor
Esquemático (transistores)
Esquemático com transistores na 
horizontal
→ → 
Esquemático com transistores 
horizontais colorido 
(cores indicam 
materiais/tecnologia)
Metal1 (Al), Diff P (pMOS), Diff N (nMOS), Poly (Si policristalino), Contatos (vias).
Etapa intermediária: esquemático com transistores na horizontal e cores para identificar as tecnologias (camadas 
de materiais) e contatos entre camadas. 
 
Exemplo: Layout do inversor
Diagrama de Palitos
→ → 
Esquemático com transistores 
horizontais colorido 
(cores indicam 
materiais/tecnologia)
Metal1 (Al), Diff P (pMOS), Diff N (nMOS), Poly (Si policristalino), Contatos (vias).
Layout simplificado
 
Exemplo: Layout da NAND3
Esquemático (transistores)
Diagrama de palitos (NAND3)
Esquemático com 
transistores na horizontal
 
Exemplo: Layout da NAND3
Diagrama de palitos (NAND3)
layout físico (NAND3)
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
?
??
?
?
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
?
??
?
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
?
??
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
?
Esquemático com 
transistores na horizontal
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
 
Exemplo/Exercício: Layout da NOR2
Diagrama de palitos (NOR2)
layout físico (NOR2)
Metal1, Diff P, Diff N, Poly, Contatos (vias), Poço n (n-well).
 
CAD – Magic e Alliance
● Na nossa máquina virtual temos dois programas para 
desenhar o layout físico: Magic e GRAAL.
● Magic: Permite mais tipos de materiais e componentes 
(Capacitores, Resistores, Indutores); design analógico e 
digital.
● GRAAL: Apenas os materiais típicos para design digital; é 
integrado ao pacote Alliance e usada para design de alto-
nível (automatizado). 
Vamos nos concentrar no GRAAL.
 
GRAAL
● No terminal da máquina virtual, entre o comando
> graal &
O graal é um editor gráfico e simbólico, que trabalha 
combinando o desenho físico-espacial com a abstração 
hierárquica e simbólica. O arquivo com o desenho é salvo em 
um formato próprio “.ap” (Alliance Physical), que pode ser 
usado para extrair os parâmetros físicos (capacitância, 
contatos, resistência). Vamos usar o GRAAL para desenhar 
“células-padrão” (standard cells) que correspondem aos 
núcleos dos dispositivos.
 
Layout de portas
● O layout pode consumir muito tempo
– Desenhar portas que se ajustem adequadamente umas às outras.
– Construir uma “biblioteca” de células-padrão (standard cells).
● Metodologia do design de Células-Padrão
– Vdd e Vss (GND) devem se encaixar (abut), tocando-se em células 
adjacentes.
– Portas adjacentes devem satisfazer as regras de design (DRuC).
– nMOS em baixo, pMOS em cima (ou célula invertida na vertical).
– Todas as portas devem incluir contatos para o poço n e substrato 
(nas células-padrão do Alliance não há contato para o substrato).
 
Células-Padrão no Alliance (sxlib)
● Todas as células têm altura 50 λ 
e largura N×5 λ.
● Alimentações são ALU1 
horizontal com largura 6 λ. 
● Conectores externos dentro da 
célula em um grid de 5λ x 5λ.
 
Exemplos de layouts usando células padrão
Mux 4:1 AddSubAcc 4 bits
 
 
 
Introdução à Microeletrônica
Aula 06
● Layout de dispositivos microeletrônicos
− Diagrama de Palitos
− Desenho de layout físico com Magic ou GRAAL
- Inversor, NAND, NOR
- Células-padrão (standard cells)
Hugo Leonardo D. de S. Cavalcante – DSC – CI – UFPB
Sabemos como projetar os circuitos (usando CMOS 
estático) e com testá-los (usando SPICE Opus). 
Mas, para a fabricação, é necessário enviar arquivos 
“GDS” (Graphical Design System), com o layout 
físico das estruturas, os desenhos que devem ser 
impressos pelas máscaras litográficas durante as 
etapas de fabricação.
Na aula de hoje vamos aprender como obter os 
desenhos deste layout físico a partir do diagrama 
esquemático. Uma etapa intermediária é desenhar 
um “esboço” de como vai ser o layout físico, 
conhecido como diagrama de palitos. O arquivo 
de layout não será produzido diretamente no 
formato GDS, nem GDSII, mas vamos usar uma 
ferramenta de CAD intermediária: o GRAAL.
Outra metodologia importante usada é a construção 
de células-padrão (standard cells), que facilitam a 
conexão e convivência de múltiplos subcircuitos.
 
 
 
Layout
● Aprendemos a fazer o diagrama esquemático em nível de transistores 
para portas lógicas combinacionais arbitrárias (static CMOS).
● Queremos chegar ao desenho das máscaras que serão usadas na 
fotolitografia. (Formatos gráficos usados na indústria: GDS2,CIF, etc.)
● Vamos passar por etapas intermediárias:
– Diagrama de palitos: semi-esquemático. Representa materiais, 
contatos, rotas. Comprimentos estimados, larguras não.
– Layout físico: objetos desenhados com CAD, seguindo as regras da 
tecnologia (DRC). Converte direto para arquivos de máscaras. 
Dimensões genéricas em unidade λ, dependente da tecnologia. 
(Vamos usar λ = 0,6 μm). 
O diagrama de palitos é uma descrição qualitativa 
(dimensões não importam) de como serão as 
conexões e distribuições espaciais dos diferentes 
materiais (chamados “tecnologias”). Faz a “ponte” 
entre o esquemático (elétrico) e o desenho físico. 
Permite uma estimativa da área final do circuito.
A partir do diagrama de palitos, podemos fazer o 
desenho do layout físico propriamente dito, 
desenhando estruturas com as dimensões e 
materiais corretos. Em vez de fazer este desenho 
manualmente, vamos usar uma ferramenta de CAD 
(Computer Aided Design). 
O nosso desenho usa um fator de escala arbitrário 
λ, que representa a distância típica dos transistores 
que serão usados na tecnologia. Isto permite 
reaproveitar o mesmo design com a evolução da 
tecnologia. Funciona até λ ~ 160 nm. 
 
 
 
Exemplo: Layout do inversor
Esquemático (transistores)
Layout físico
→ 
Como passar do esquemático ao layout físico?
Nas figuras acima temos um exemplo da operação 
que queremos realizar: vamos partir do diagrama 
esquemático da porta lógica (nível de transistores) 
para o layout físico (quase o desenho das 
máscaras), identificando quais os materiais 
(tecnologias) usados em cada região. 
O arquivo de layout final deve ser realista, pois vai 
corresponder ao produto efetivamente fabricado. 
Os erros estarão literalmente escritos em pedra.
No layout deste exemplo, note a presença do poço-n, 
necessário para a construção dos pMOS, dos 
contatos entre o metal e o semicondutor 
(chamados vias), incluindo um contato com o 
subtrato.Se algum destes estiver faltando, o 
circuito não funciona!
 
 
 
Exemplo: Layout do inversor
Esquemático (transistores)
Esquemático com transistores na 
horizontal
→ → 
Esquemático com transistores 
horizontais colorido 
(cores indicam 
materiais/tecnologia)
Metal1 (Al), Diff P (pMOS), Diff N (nMOS), Poly (Si policristalino), Contatos (vias).
Etapa intermediária: esquemático com transistores na horizontal e cores para identificar as tecnologias (camadas 
de materiais) e contatos entre camadas. 
Antes de chegar no layout físico, vamos fazer o 
diagrama de palitos. Em três etapas:
1 – começamos girando os transistores para que 
todos fiquem na direção horizontal. Isso vai vai 
facilitar o desenho mais tarde.
2 – em seguida, “pintamos” os materiais identificando 
os tipos: os transistores com a cor do material 
correspondente (amarelo para tipo P, verde para 
tipo N), os gates em polissilício (vermelho) e o 
metal 1 em azul. As cores não são universais, mas 
usaremos este padrão. Pode-se usar padrões 
hachurados para mídia em preto-e-branco.
3 – Finalmente, explicitamos os pontos de contato 
entre diferentes materiais (onde serão colocadas 
as vias). Na figura, usamos pontos (bolinhas) 
pretos.
 
 
 
Exemplo: Layout do inversor
Diagrama de Palitos
→ → 
Esquemático com transistores 
horizontais colorido 
(cores indicam 
materiais/tecnologia)
Metal1 (Al), Diff P (pMOS), Diff N (nMOS), Poly (Si policristalino), Contatos (vias).
Layout simplificado
Finalmente, trocamos os símbolos esquemáticos por 
linhas simples (de preferência bem espessas, para 
facilitar a leitura das cores), indicando os 
transistores por cruzamentos entre o material do 
gate (poly) e os semicondutores fortemente 
dopados (chamados de [material com] difusão). 
Também explicitamos as vias ainda mais, trocando 
os pontos por cruzes. 
O resultado é o diagrama de palitos. Nele, 
cruzamentos ou “toques” das mesma tecnologia 
devem ser interpretados como “contato elétrico”, 
vias devem ser usadas para contato entre 
tecnologias diferentes, e existem algumas outras 
regras (p. ex., Dif P não pode tocar em Dif N).
O diagrama de palitos já é um esboço do layout 
físico. Vamos olhar para ele e copiar o desenho 
usando a ferramenta de layout, e fazendo as 
alterações necessárias.
 
 
 
Exemplo: Layout da NAND3
Esquemático (transistores)
Diagrama de palitos (NAND3)
Esquemático com 
transistores na horizontal
Aqui estão as etapas de construção do diagrama de 
palitos da porta NAND3 a partir do esquemático 
que vimos anteriormente. 
1 – Giramos os transistores para a horizontal, 
colocando os três pMOS na mesma linha. Observe 
a alteração dos “fios” para deixá-los em paralelo. 
Colocar um pMOS sobre o outro desperdiçaria muito 
espaço, tornando o desenho grande (o espaço na 
vertical é mais escasso do que na horizontal, como 
veremos mais tarde). 
2 – Em seguida, identificamos os materiais, 
“pintando” com as cores adequadas, e explicitamos 
as vias, conectando materiais diferentes.
3 – Finalmente, desenhamos o diagrama de palitos, 
engrossando as linhas e trocando os transistores 
por cruzamentos entre Dif(P ou N) e poly 
(vermelho). Identificamos os sinais de entrada nos 
gates correspondentes, e a saída Y no metal do 
último par de transistores complementares.
 
 
 
Exemplo: Layout da NAND3
Diagrama de palitos (NAND3)
layout físico (NAND3)
A partir do diagrama de palitos, fica fácil desenhar o 
layout físico. Geralmente são feitas pequenas 
modificações/adaptações, por causa das 
dimensões corretas das estruturas. 
Note a adição do poço-n abaixo do material de 
difusão p (transistores pMOS) e os contatos com 
as fontes de alimentação VDD (no poço-n) e VSS (no 
substrato p-).
 
 
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
?
??
?
?
Como exercício, vamos construir o diagrama de 
palitos da porta NOR2. 
Como é o diagrama esquemático (CMOS estático)?
 
 
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
?
??
?
Agora vamos girar os transistores para a horizontal, 
mantendo, se possível, na mesma linha.
 
 
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
?
??
Em seguida, vamos usar as cores padronizadas.
 
 
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
?
Esquemático com 
transistores na horizontal
… e finalmente, o diagrama de palitos.
 
 
 
Exemplo/exercício: Layout da NOR2
Esquemático (transistores)
NOR2
Diagrama de palitos (NOR2)
Esquemático com 
transistores na horizontal
Eis a resposta final.
 
 
 
Exemplo/Exercício: Layout da NOR2
Diagrama de palitos (NOR2)
layout físico (NOR2)
Metal1, Diff P, Diff N, Poly, Contatos (vias), Poço n (n-well).
Com o diagrama de palitos, podemos também 
desenhar o layout físico. 
Podemos fazer um esboço em um editor de imagens 
qualquer (p. ex., Inkscape), mas na prática, vamos 
usar uma ferramenta específica para isso.
 
 
 
CAD – Magic e Alliance
● Na nossa máquina virtual temos dois programas para 
desenhar o layout físico: Magic e GRAAL.
● Magic: Permite mais tipos de materiais e componentes 
(Capacitores, Resistores, Indutores); design analógico e 
digital.
● GRAAL: Apenas os materiais típicos para design digital; é 
integrado ao pacote Alliance e usada para design de alto-
nível (automatizado). 
Vamos nos concentrar no GRAAL.
Existem várias ferramentas comerciais e algumas de 
código aberto. Uma das mais famosas é o Magic, 
(UC Berkley), que permite desenhar resistores e 
capacitores, além dos transistores.
Mas nós vamos usar a ferramenta que é parte do 
pacote Alliance, instalado em nossa máquina 
virtual: GRAAL.
 
 
 
GRAAL
● No terminal da máquina virtual, entre o comando
> graal &
O graal é um editor gráfico e simbólico, que trabalha 
combinando o desenho físico-espacial com a abstração 
hierárquica e simbólica. O arquivo com o desenho é salvo em 
um formato próprio “.ap” (Alliance Physical), que pode ser 
usado para extrair os parâmetros físicos (capacitância, 
contatos, resistência). Vamos usar o GRAAL para desenhar 
“células-padrão” (standard cells) que correspondem aos 
núcleos dos dispositivos.
Vamos abrir um terminal (prompt de comando) na 
máquina virtual, no modo gráfico, e chamar o 
programa instalado. 
Vamos usar o graal para desenhar um inversor.
Características interessantes: 
O graal aplica as regras de desenho escalável, 
colocando múltiplos ou frações de λ para que o 
desenho seja fabricável, com as conexões certas.
Ele tem ferramentas para checagem das regras de 
desenho, DRuC (design rule checking), e 
checagem de conectividade elétrica (Equi).
Os desenhos também têm uma estrutura simbólica, 
que é usada para conexão entre circuitos e 
elementos, e modularização.
Outras ferramentas (cougar) podem usar os arquivos 
gerados pelo graal para extrair o modelo SPICE, 
incluindo as capacitâncias e resistências do 
desenho.
 
 
 
Layout de portas
● O layout pode consumir muito tempo
– Desenhar portas que se ajustem adequadamente umas às outras.
– Construir uma “biblioteca” de células-padrão (standard cells).
● Metodologia do design de Células-Padrão
– Vdd e Vss (GND) devem se encaixar (abut), tocando-se em células 
adjacentes.
– Portas adjacentes devem satisfazer as regras de design (DRuC).
– nMOS em baixo, pMOS em cima (ou célula invertida na vertical).
– Todas as portas devem incluir contatos para o poço n e substrato 
(nas células-padrão do Alliance não há contato para o substrato).
Para facilitar o reaproveitamento de circuitos 
(modularização), vamos usar um padrão de 
desenho que permite encaixar vários subcircuitos 
em uma rede conectada, compartilhando algumas 
das característicascomuns, como as trilhas de 
alimentação, poço-n, etc. 
 
 
 
Células-Padrão no Alliance (sxlib)
● Todas as células têm altura 50 λ 
e largura N×5 λ.
● Alimentações são ALU1 
horizontal com largura 6 λ. 
● Conectores externos dentro da 
célula em um grid de 5λ x 5λ.
Estas são as regras para desenhar uma célula-
padrão arbitrária no Alliance. 
Com estas regras, podemos facilmente juntar células 
na direção horizontal, por simples justaposição. Na 
direção vertical, podemos fazer uma inversão 
(espelhamento) na direção vertical, de modo a 
compartilhar a trilha de alimentação superior ou 
inferior. 
As posições de referência permitem saber onde 
adicionar trilhas de ligação de uma célula para 
outra. 
Vamos sempre desenhar nossos circuitos usando 
criando células-padrão para eles.
 
 
 
Exemplos de layouts usando células padrão
Mux 4:1 AddSubAcc 4 bits
Aqui vemos dois exemplos de layouts de circuitos 
que vamos construir posteriormente nesta 
disciplina.
O Mux 4:1 tem 8 células padrão e 28 transistores, 
ocupando uma área de 80 x 60 λ.
O AddSubAcc de 4 bits tem cerca de 50 células 
padrão, com 742 transistores e uma área de 390 x 
300 λ.
Nas nossas simulações, vamos usar λ = 1 μm. A 
espessura de um fio de cabelo é da ordem de 100 
μm a 300 μm. q
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18