Baixe o app para aproveitar ainda mais
Prévia do material em texto
Introdução à Microeletrônica Aula 03 ● Fabricação de dispositivos MOS Hugo Leonardo D. de S. Cavalcante – DSC – CI – UFPB Fabricação de chips Fabricação de chips Tarugo (ingot) é serrado com fios recobertos de diamante em wafers de 0,450 mm de espessura. Wafers são polidos, marcados e preparados. Fabricação de chips Fabricação de chips Diodo polarizado reversamente P-channel MOS transistor Inversor CMOS Transistor nMOS Transistor pMOS Inversor CMOS Transistor nMOS Introdução à Microeletrônica Aula 03 ● Fabricação de dispositivos MOS Hugo Leonardo D. de S. Cavalcante – DSC – CI – UFPB Nesta aula vamos ver a técnica planar para fabricação de dispositivos MOS. Fabricação de chips Para a fabricação dos materiais, começamos com Si, impuro, que é purificado pela queima das impurezas usando oxigênio em alta temperatura. O Si puro é derretido e usado para crescer um tarugo (ingot) monocristalino a partir de uma semente, colocada em um dedo frio, girando e puxando o tarugo para cima. Fabricação de chips Tarugo (ingot) é serrado com fios recobertos de diamante em wafers de 0,450 mm de espessura. Wafers são polidos, marcados e preparados. O tarugo é fatiado em wafers usando uma serra-fio de diamante. Os wafers são polidos, processados, geralmente adicionando uma camada inicial profunda e leve (baixa concentração, p-) de dopantes aceitadores de elétrons (B). Fabricação de chips Sobre o wafer, são fabricadas estruturas que formarão as trilhas e os transistores responsáveis pelo funcionamento do circuito. O transistor funciona como uma “chave controlada por tensão”, permitindo o contato entre dois terminais, dreno (drain) e fonte (source), controlado pela tensão aplicada ao terminal do portão (gate). Fabricação de chips Diodo polarizado reversamente Note que o dispositivo possui algumas junções p-n, que devem estar polarizadas reversamente para que não haja correntes indesejadas. P-channel MOS transistor O pFET (MOSFET com canal positivo) é feito de maneira análoga ao nFET, mas com as polaridades dos materiais revertidas. Note que, para inverter a polaridade do substrato, é preciso construir um “poço-n” (n-well), que serve de base para o pMOS. Como as condutâncias dos materiais p e n são diferentes, geralmente o pFET tem correntes menores (para a mesma área e tensão) do que o nFET. Inversor CMOS Transistor nMOS Transistor pMOS Esta imagem mostra um par de transistores complementares, ou seja, um nFET e um pFET, constituindo uma porta lógica inversora CMOS. Inversor CMOS Transistor nMOS Estas são imagem de uma porta lógica inversora CMOS (vista superior) e de um transistor MOSFET (corte vertical) obtidas com um microscópio eletrônico. Na 1ª figura vemos os dois transistores complementares, cujos gates são conectados ao mesmos sinal Vi, a saída está conectada aos dois drenos e chega no contato Vo, as alimentações estão nos extremos verticais. Na 2ª figura a parte mais branca corresponde ao metal dos contatos de source e drain, que penetram no isolante que preenche toda a parte superior da imagem. O gate é formado por silício policristalino e separado por uma camada de óxido muito fina, acima do canal. Agora veremos o processo de fabricação de um transistor MOS com canal negativo, usando a tecnologia planar (Jean Hoerni, Fairchild Semiconductors, 1958, Robert Noyce, 1959). É usado o processo de fotolitografia, com máscaras opacas, que permitem projetar imagens sobre o wafer. Luz é usada para “curar” fotoresina, que protege partes da superfície da deposição dos materiais desejados. O processo é repetido camada por camada, com as máscaras apropriadas. Sobre o wafer p-, deposita-se um filme ultrafino (~ 10 nm) de óxido de silício (isolante) e sobre este uma camada de silício policristralino (condutor, mais barato do que o Si monocristalino). Uma camada de resina “fotoresist” é endurecida nas partes iluminadas. Uma solução de ácido fluorídrico (HF) é usada para corroer (etch) as camadas de óxido e polissilício não protegidas pelo filme de fotorresina curada. A fotorresina pode ser removida com um solvente orgânico (acetona). Uma máscara com o formato desejado para as estruturas do material com “difusão” é usada para bloquear a implantação de impurezas. Na figura, a máscara bloqueia os átomos de As (doador de elétrons), que transformam o material p- em n+. Em seguida, é crescido um filme “grosso” de óxido de silício (SiO2) isolante. Uma nova máscara e etching corrói este filme em alguns pontos, onde se deseja fazer um contato (via) entre a difusão e as trilhas metálicas. Outra máscara permite a deposição do metal desenhando as trilhas e preenchendo as vias. O metal predominante é Al, com uma pequena deposição prévia de Ti, para melhorar aderência entre o metal e as camadas inferiores. O wafer é então testado, cortado em chips, encapsulado, conectado a terminais externos com fios de ouro e distribuído. Aqui temos a foto, com luz visível e microscópio convencional, do chip do processador i486 DX2, comum na década de 1990 (32 bits, 16 MHz a 100 MHz, 800 nm a 1 μm). Modernamente, o comprimento de onda da radiação usada é um dos fatores limitantes do tamanho mínimo e detalhes das estruturas construídas. A luz difrata, se espalhando e criando franjas de interferência. Pode-se usar também um feixe de elétrons, semelhante a um microscópio eletrônico, substituindo a luz na construção das estruturas. A tecnologia está evoluindo na direção de estruturas cada vez mais tridimensionais, com mais camadas e verticalização. Um fator limitante é a remoção de calor (dissipação). Existem muitas empresas que fazem o design e o desenvolvimento, mas relativamente poucas arcam com a fabricação de fato. Especialmente no limite da tecnologia mais moderna (estado-da-arte). Detalhes do processo de fabricação são segredos comerciais, protegidos por NDA (nondisclosure agreements). Muitos designers não fabricam os próprios chips em escala comercial (Qualcomm, Broadcom, Nvidia, MediaTek, AMD), em vez disso contratam as fábricas (UMC, TSMC, SMIC, Intel, Samsung, GlobalFoundries, etc.). Slide 1 Slide 2 Slide 3 Slide 4 Slide 5 Slide 6 Slide 7 Slide 8 Slide 9 Slide 10 Slide 11 Slide 12 Slide 13 Slide 14 Slide 15 Slide 16 Slide 17 Slide 18 Slide 1 Slide 2 Slide 3 Slide 4 Slide 5 Slide 6 Slide 7 Slide 8 Slide 9 Slide 10 Slide 11 Slide 12 Slide 13 Slide 14 Slide 15 Slide 16 Slide 17 Slide 18
Compartilhar