Aula_05_IME_Transistores_MOS_Modelos

Prévia do material em texto

Introdução à Microeletrônica
Aula 05
Transistores MOS e Inversor CMOS:
Análise DC e Regimes de Operação
Hugo Leonardo D. de S. Cavalcante – DSC – CI – UFPB
 
Conteúdo
● nMOS
– Estrutura
– Definições 
– Modelo: relação tensão-corrente e modelos SPICE (BSIM)
● pMOS
– Estrutura
– Definições
– Modelo: relação tensão-corrente e modelos SPICE (BSIM)
● Inversor CMOS
– Estrutura
– Modelo (corrente e equilíbrio DC)
– Balanceamento
 
Estrutura do nMOS
Figura: Gary Tuttle, Iowa State University
 
Definições
Os portadores majoritários (elétrons no nMOS e buracos no pMOS) fluem do source (fonte) para o drain (dreno).
No nMOS v
s
 = v
b
 
Equações para o nMOS
I dsn={ 0, se v gs<V tn (Corte)
βn [(vgs−V tn)vds−vds
2 /2 ] , se v gs>V tn e vds<v gs−V tn (Linear)
βn(v gs−V tn)
2/2, se v gs>V tn e vds≥v gs−V tn (Saturação)
βn=μn
ϵox W
L tox
Figura: https://www.allaboutcircuits.com/ MOSFET Channel-Lenght Modulation, Robert Keim, 2016.
https://www.allaboutcircuits.com/
https://www.allaboutcircuits.com/
 
Estrutura do pMOS
Figura: Gary Tuttle, Iowa State University
O substrato n- geralmente é um poço n, formado sobre um substrato p-.
 
Definições
Os portadores majoritários (elétrons no nMOS e buracos no pMOS) fluem do source (fonte) para o drain (dreno).
No pMOS, geralmente 
fazemos v
s
 = v
b 
= V
dd V
Tp 
< 0
 
Equações para o pMOS
Note que V
tp
, v
gs
 e v
ds
 são todos negativos. Usualmente V
body
 = V
s
 = V
dd
 .
I sdp={ 0 , se vgs>V tp (Corte)
βp [(v gs−V tp)vds−vds
2 /2 ] , se vgs<V tp e vds>v gs−V tp (Linear)
β p(vgs−V tp)
2/2 , se vgs<V tp e vds≤v gs−V tp (Saturação)
βp=μ p
ϵox W
Lt ox
 
Simulando no SPICE
Análise DC de um transistor nMOS
* Esboço do diagrama esquemático do circuito
*
* 1 (dreno)
* |
* _|
* 2 ---| |_ 4 (body "corpo")
* |
* |
* 3 (source "fonte") = 0 (GND)
*
**** Descrição do circuito (netlist)
* uma fonte de tensão em cada terminal
Vds 1 3 1.8V
Vgs 2 3 1.8V
Vss 3 4 0.0V
Vbs 4 0 0.0V 
* um transistor nMOS 
* sintaxe:
* Mnome_do_comp nó_D nó_G nó_S nó_B 
+nome_do_modelo parâmetros
* segue a especificação do modelo com:
* .model nome_do_modelo tipo mais_parâmetros
*MnMOS 1 2 3 4 tn L=1U W=2U AS=4P AD=4P 
+PS=8U PD=8U
* L (w) é o comprimento (largura) do gate,
* AS é a área do source, AD área do dreno,
* PS (PD) perímetro do source (dreno)
*MnMOS 1 2 3 4 tn L=130nm W=260nm AS=67.6fm 
AD=67.6fm PS=1.04um PD = 1.04um
*.model tn nmos level=1
MnMOS 1 2 3 4 tn L=130nm W=260nm 
.model tn nmos level=54
**** Bloco de análise
*.dc Vds 0.0 1.8 0.001
.dc Vgs 0.0 1.8 0.001
*** Usar com: 
*set plottype = point
*set pointsize = 0.3
*.dc Vds 0.0 1.8 0.001 Vgs 0.0 1.8 0.45
**** 
* poderia haver um bloco de controle, com .control ... 
+.endc
****
.end
 
Simulando no SPICE
VGS (V)
-I
D
S
 (
A
)
Ids x VGS no nMOS
 
Simulando no SPICE
Análise DC de um transistor pMOS
* Esboço do diagrama esquemático do circuito
*
* 1 (dreno)
* |
* _|
* 2 --o| |_ 4 (body "corpo". Conectar com Vdd)
* |
* |
* 3 (source "fonte") = Vdd
*
**** Descrição do circuito (netlist)
* uma fonte de tensão em cada terminal
Vds 1 3 0.0V
Vgs 2 3 -1.8V
Vss 3 4 0.0V
Vbs 4 0 1.8V 
* um transistor pMOS 
* sintaxe:
* Mnome_do_comp nó_D nó_G nó_S nó_B 
+nome_do_modelo parâmetros
* segue a especificação do modelo com:
* .model nome_do_modelo tipo mais_parâmetros
*MpMOS 1 2 3 4 tp L=1U W=2U AS=4P AD=4P 
+PS=8U PD=8U
* L (w) é o comprimento (largura) do gate,
* AS é a área do source, AD área do dreno,
* PS (PD) perímetro do source (dreno)
*MpMOS 1 2 3 4 tp L=130nm W=260nm AS=67.6fm 
AD=67.6fm PS=1.04um PD = 1.04um
MpMOS 1 2 3 4 tp L=130nm W=260nm 
.model tp pmos level=54
**** Bloco de análise
*.dc Vds 0.0 -1.8 -0.001
*** Usar com: 
*set plottype = point
*set pointsize = 0.3
.dc Vds 0.0 -1.8 -0.001 Vgs 0.0 -1.8 -0.45
**** 
* poderia haver um bloco de controle, com .control ... 
+.endc
****
.end
 
Simulando no SPICE
VDS (V)
VGS = -1.8 V
VGS = -0.45 V
I D
S
 (
A
)
Ids x VDS no pMOS
 
Inversor CMOS
Transistor nMOS Transistor pMOS
 
Inversor CMOS
Weste e Harris
s
d
d
s
O sentido da corrente I
dsp
 nesta figura é o oposto ao da corrente 
calculada na equação anterior I
sdp
. O sentido verdadeiro da corrente 
de buracos é ao contrário da figura:
Vin
Vout VddVss
s d d s
V gsn=V in−V SS , V gsp=V in−V DD
V dsn=V out−V SS , V dsp=V out−V DD
I sdp> 0 ⇒ I dsp< 0
 
Equações para o inversor CMOS
Curvas para I
dsn
 e I
sdp
 versus V
out
, para diferentes valores de V
in
.
Vin
Vin
Vss = 0, Vdd = 1,8 V, Vtn = 0,70 V, Vtp = - 0,71 V, βn = βp = 350 mA/V2.
I out= I sdp− I dsn
 
Equações para o inversor CMOS
Curvas para I
out
 versus V
out
, para diferentes valores de V
in
.
Vin
Vss = 0, Vdd = 1,8 V, Vtn = 0,70 V, Vtp = - 0,71 V, βn = βp = 350 mA/V2.
Vin
Vout = “1”, Vin = “0”
Vout = “1”, Vin = “1”
Vout = “0”, Vin = “1”
Vout = “0”, Vin = “0”
I out= I sdp− I dsn
 
Equações para o inversor CMOS
No estado de equilíbrio (DC), com resistência infinita na saída, a corrente de saída deve ser nula, então I
sdp
 = I
dsn
 . 
Podemos procurar por pontos de interseção entre as curvas destas correntes em função das tensões de entrada e 
de saída.
I out= I sdp− I dsn
 
Regimes para o inversor
Vout VddVss
s d d s com Vss = 0
 
Regimes para o inversor
Vout
VinVtn VddVtp+Vdd
corte corte
linear
saturação
saturação
linear
A
B
C D E
 
Regimes para o inversor
Vout
VinVtn VddVtp+Vdd
corte corte
linear
saturação
saturação
linear
A
B
C D E
I
sdp
 = I
dsn
 
 
β=μ
ϵox W
L t ox
 
 
 
Introdução à Microeletrônica
Aula 05
Transistores MOS e Inversor CMOS:
Análise DC e Regimes de Operação
Hugo Leonardo D. de S. Cavalcante – DSC – CI – UFPB
Na aula passada começamos a fazer simulações de 
circuitos usando SPICE. 
Na aula de hoje veremos os modelos matemáticos 
para a relação tensão corrente e como estes 
modelos são usados na simulação de circuitos 
contendo MOSFETs. 
As equações que usaremos aqui correspondem ao 
nível 1 de uma família de modelos chamada BSIM 
(Berkley Short-channel Isolated-gate FET Model 
(grupo da Univ. da Califórnia em Berkley), modelo 
de Shichman-Hodges, com λ = 0, (sem modulação 
do canal)).
O objetivo de estudar estes modelos é compreender 
alguns dos fenômenos e características dos 
transistores com um pouco mais detalhe, e 
justificar características que usaremos em um 
modelo simplificado chave controlada por tensão, 
como a existência de uma tensão limiar de 
ativação do gate Vt.
 
 
 
Conteúdo
● nMOS
– Estrutura
– Definições 
– Modelo: relação tensão-corrente e modelos SPICE (BSIM)
● pMOS
– Estrutura
– Definições
– Modelo: relação tensão-corrente e modelos SPICE (BSIM)
● Inversor CMOS
– Estrutura
– Modelo (corrente e equilíbrio DC)
– Balanceamento
Vamos apresentar (novamente) a estrutura, 
definições dos parâmetros estruturais e elétricos, e 
as equações do modelo, primeiro para o nMOS, 
depois para o pMOS, e finalmente combinar ambos 
para formar o inversor. 
Em cada caso, vamos analisar os regimes de 
operação do transistor: corte, linear e saturação.
 
 
 
Estrutura do nMOS
Figura: Gary Tuttle, Iowa State University
O nMOS planar tem uma estrutura MOS 
(modernamente, policristalino-óxido-semicondutor).
As dimensões no plano são da ordem de 100 nm 
(até alguns μm, nos dispositivos mais antigos ou 
para correntes mais altas, 20 nm nos mais 
modernos).
A espessura do óxido que forma o “portão” (gate) é 
de 1 nm a 10 nm. O diâmetro de um átomo de Si é 
0,420 nm. 
 
 
 
Definições
Os portadores majoritários (elétrons no nMOS e buracos no pMOS) fluem do source (fonte) para o drain (dreno).
No nMOS v
s
 = v
b
A polarização elétrica (tensões) para fazer com que 
ele funcione são como mostrado na figura: 
vDS > 0, (para criar corrente de D para S.)
vGS > VT, (para criar ocanal.)
Vbody = VS ou VSS. (para evitar corrente de 
corpo.)
A corrente verdadeira (formada por elétrons livres na 
faixa de condução) é oposta à corrente 
convencional e sempre vai de S para D. 
 
 
 
Equações para o nMOS
I dsn={ 0, se v gs<V tn (Corte)
βn [(vgs−V tn)vds−vds
2 /2 ] , se v gs>V tn e vds<v gs−V tn (Linear)
βn(v gs−V tn)
2/2, se v gs>V tn e vds≥v gs−V tn (Saturação)
βn=μn
ϵox W
L tox
Figura: https://www.allaboutcircuits.com/ MOSFET Channel-Lenght Modulation, Robert Keim, 2016.
As equações para o modelo (podem ser derivadas de primeiros 
princípios, com alguns argumentos semi-empíricos) apresentam 
três regimes:
Corte: Se vgs < vt, há uma corrente de fuga, que vamos 
desprezar (Ids = 0).
Linear: Se vgs > vt, mas vds não é muito grande, temos um 
aumento rápido (quase linear) da corrente Ids com vds, até a 
saturação.
Saturação: Se vgs > vt, e vds é grande, ocorre um 
“estrangulamento” do canal (pinch off), porque a tensão do 
dreno “levanta” um lado do canal até atingir espessura zero. A 
corrente não se anula, mas atinge um valor máximo, saturado 
Ids,sat ou Isat.
Em modelos mais detalhados, a corrente ainda varia com Vds na 
região saturada, com uma inclinação λ (parâmetro de 
modulação do comprimento canal, não confunda com nosso 
fator de escala).
O parâmetro β tem a forma de uma “condutância” não-linear e 
depende de parâmetros geométricos e materiais. Note que β é 
proporcional à largura W do transistor, à mobilidade dos 
portadores μ, e inversamente proporcional ao comprimento L do 
transistor.
 
 
 
Estrutura do pMOS
Figura: Gary Tuttle, Iowa State University
O substrato n- geralmente é um poço n, formado sobre um substrato p-.
Para o pMOS, a estrutura e as dimensões são 
similares ao nMOS, mas, como veremos a seguir, a 
largura W costuma ser maior do que no nMOs 
correspondente, devido ao menor valor da 
mobilidade μ dos portadores de carga positivos.
 
 
 
Definições
Os portadores majoritários (elétrons no nMOS e buracos no pMOS) fluem do source (fonte) para o drain (dreno).
No pMOS, geralmente 
fazemos v
s
 = v
b 
= V
dd V
Tp 
< 0
A polarização elétrica (tensões) para fazer com que o 
pMOS funcione é oposta à do nMOS, com algumas 
das variáveis e parâmetros ficando negativos: 
vDS < 0, (para criar corrente de S para D.)
vGS < VT, (para criar o canal, note que vGS e VT, 
são ambos negativos, então |vGS| > |VT |.)
Vbody = Vs ou VDD. (para evitar corrente de 
corpo.)
A corrente verdadeira (formada por buracos na faixa 
de valência) tem a mesma direção que a corrente 
convencional e sempre vai de S para D. 
 
 
 
Equações para o pMOS
Note que V
tp
, v
gs
 e v
ds
 são todos negativos. Usualmente V
body
 = V
s
 = V
dd
 .
I sdp={ 0 , se vgs>V tp (Corte)
βp [(v gs−V tp)vds−vds
2 /2 ] , se vgs<V tp e vds>v gs−V tp (Linear)
β p(vgs−V tp)
2/2 , se vgs<V tp e vds≤v gs−V tp (Saturação)
βp=μ p
ϵox W
Lt ox
A equação para Isd no pMOS é similar à equação para Ids no 
nMOS. As tensões negativas do lado esquerdo aparecem em 
produtos com número par de termos, deixando o sinal positivo. 
Continuamos com três regimes de operação:
Corte: Se vgs > vtp (mais próximo de 0), há uma corrente de 
fuga, que vamos desprezar (Isd = 0).
Linear: Se vgs < vtp (“mais negativo”), mas vds não é muito 
grande (em módulo), temos um aumento rápido (quase linear) 
da corrente Isd, com vds, até a saturação.
Saturação: Se vgs < vt, e vds é grande (em módulo), ocorre 
um “estrangulamento” do canal (pinch off), porque a tensão do 
dreno “levanta” um lado do canal até atingir espessura zero. A 
corrente atinge um valor máximo, saturado Isd,sat ou Isat.
O parâmetro β continua proporcional à largura W do transistor, à 
mobilidade dos portadores μ, e inversamente proporcional ao 
comprimento L do transistor, mas a mobilidade dos portadores 
positivos μp ou μh costuma ser bem menor do aquela dos 
portadores negativos μn ou μe. O pMOS é “mais fraco” (produz 
menos corrente) que o nMOS de mesma largura e comprimento.
 
 
 
Simulando no SPICE
Análise DC de um transistor nMOS
* Esboço do diagrama esquemático do circuito
*
* 1 (dreno)
* |
* _|
* 2 ---| |_ 4 (body "corpo")
* |
* |
* 3 (source "fonte") = 0 (GND)
*
**** Descrição do circuito (netlist)
* uma fonte de tensão em cada terminal
Vds 1 3 1.8V
Vgs 2 3 1.8V
Vss 3 4 0.0V
Vbs 4 0 0.0V 
* um transistor nMOS 
* sintaxe:
* Mnome_do_comp nó_D nó_G nó_S nó_B 
+nome_do_modelo parâmetros
* segue a especificação do modelo com:
* .model nome_do_modelo tipo mais_parâmetros
*MnMOS 1 2 3 4 tn L=1U W=2U AS=4P AD=4P 
+PS=8U PD=8U
* L (w) é o comprimento (largura) do gate,
* AS é a área do source, AD área do dreno,
* PS (PD) perímetro do source (dreno)
*MnMOS 1 2 3 4 tn L=130nm W=260nm AS=67.6fm 
AD=67.6fm PS=1.04um PD = 1.04um
*.model tn nmos level=1
MnMOS 1 2 3 4 tn L=130nm W=260nm 
.model tn nmos level=54
**** Bloco de análise
*.dc Vds 0.0 1.8 0.001
.dc Vgs 0.0 1.8 0.001
*** Usar com: 
*set plottype = point
*set pointsize = 0.3
*.dc Vds 0.0 1.8 0.001 Vgs 0.0 1.8 0.45
**** 
* poderia haver um bloco de controle, com .control ... 
+.endc
****
.end
Agora que conhecemos as equações, podemos escrever 
um programa para desenhar os gráficos, analisando a 
dependência da corrente Ids com as tensões vgs e vds. 
Podemos também simular transistores individualmente no 
SPICE Opus e comparar diferentes modelos, além de ver 
os efeitos dos parâmetros estruturais, como L e W.
Fontes de tensão com 0 V podem ser necessárias para 
medir correntes.
 
 
 
Simulando no SPICE
VGS (V)
-I
D
S
 (
A
)
Ids x VGS no nMOS
Este gráfico mostra a corrente “saindo do dreno” no 
transistor nMOS da netlist mostrada no slide 
anterior (Vdd = 1,8 V). 
Note a tensão de limiar Vtn ~ 0,32 V. Observamos 
também o valor da corrente máxima ~ 0,3 mA.
Medindo a inclinação da reta poderíamos estimar o 
valor do parâmetro βn.
 
 
 
Simulando no SPICE
Análise DC de um transistor pMOS
* Esboço do diagrama esquemático do circuito
*
* 1 (dreno)
* |
* _|
* 2 --o| |_ 4 (body "corpo". Conectar com Vdd)
* |
* |
* 3 (source "fonte") = Vdd
*
**** Descrição do circuito (netlist)
* uma fonte de tensão em cada terminal
Vds 1 3 0.0V
Vgs 2 3 -1.8V
Vss 3 4 0.0V
Vbs 4 0 1.8V 
* um transistor pMOS 
* sintaxe:
* Mnome_do_comp nó_D nó_G nó_S nó_B 
+nome_do_modelo parâmetros
* segue a especificação do modelo com:
* .model nome_do_modelo tipo mais_parâmetros
*MpMOS 1 2 3 4 tp L=1U W=2U AS=4P AD=4P 
+PS=8U PD=8U
* L (w) é o comprimento (largura) do gate,
* AS é a área do source, AD área do dreno,
* PS (PD) perímetro do source (dreno)
*MpMOS 1 2 3 4 tp L=130nm W=260nm AS=67.6fm 
AD=67.6fm PS=1.04um PD = 1.04um
MpMOS 1 2 3 4 tp L=130nm W=260nm 
.model tp pmos level=54
**** Bloco de análise
*.dc Vds 0.0 -1.8 -0.001
*** Usar com: 
*set plottype = point
*set pointsize = 0.3
.dc Vds 0.0 -1.8 -0.001 Vgs 0.0 -1.8 -0.45
**** 
* poderia haver um bloco de controle, com .control ... 
+.endc
****
.end
Esta netlist faz a análise DC de um pMOS.
O SPICE permite varrer mais de uma fonte em análise DC, 
então podemos desenhar curvas de Ids versus vds para 
diferentes valores de vgs, por exemplo. O gráfico vai ter 
um “retraço” se os pontos forem conectados, então 
recomendo usar pontos isolados, finamente espaçados 
em vds, para parecer uma curva contínua.
 
 
 
Simulando no SPICE
VDS (V)
VGS = -1.8 V
VGS = -0.45 V
I D
S
 (
A
)
Ids x VDS no pMOS
Aqui está o resultado (“corrente saindo do dreno”) 
para o pMOS. 
Note que VDS está negativa, assim como VGS.
Vemos também que a corrente não pára de crescer 
na região saturada, para estes parâmetros 
(principalmente L) do transistor. Isso significa que o 
modelo usado tem um parâmetro de modulação do 
canal λ diferente de zero.
 
 
 
Inversor CMOS
Transistor nMOS Transistor pMOS
Finalmente, vamos juntar os dois transistores para 
formar um inversor CMOS,cuja estrutura 
relembramos nesta figura.
 
 
 
Inversor CMOS
Weste e Harris
s
d
d
s
O sentido da corrente I
dsp
 nesta figura é o oposto ao da corrente 
calculada na equação anterior I
sdp
. O sentido verdadeiro da corrente 
de buracos é ao contrário da figura:
Vin
Vout VddVss
s d d s
V gsn=V in−V SS , V gsp=V in−V DD
V dsn=V out−V SS , V dsp=V out−V DD
I sdp> 0 ⇒ I dsp< 0
Para analisar o inversor, vamos usar como variáveis 
a tensão de entrada Vin e a tensão de saída Vout, as 
quais se relacionam com as tensões Vgs e Vds de 
cada transistor pelas equações acima.
A corrente dos transistores se soma (ou subtrai) para 
formar a corrente de saída
 
 
 
Equações para o inversor CMOS
Curvas para I
dsn
 e I
sdp
 versus V
out
, para diferentes valores de V
in
.
Vin
Vin
Vss = 0, Vdd = 1,8 V, Vtn = 0,70 V, Vtp = - 0,71 V, βn = βp = 350 mA/V2.
I out= I sdp− I dsn
Aqui temos várias curvas das correntes Idsn e -Idsp 
versus Vout, em cada transistor, para diferentes 
valores de Vin. A subtração destas corrente dá a 
corrente de saída. 
 
 
 
Equações para o inversor CMOS
Curvas para I
out
 versus V
out
, para diferentes valores de V
in
.
Vin
Vss = 0, Vdd = 1,8 V, Vtn = 0,70 V, Vtp = - 0,71 V, βn = βp = 350 mA/V2.
Vin
Vout = “1”, Vin = “0”
Vout = “1”, Vin = “1”
Vout = “0”, Vin = “1”
Vout = “0”, Vin = “0”
I out= I sdp− I dsn
Este gráfico mostra a corrente de saída versus Vout, 
para diferentes valore de Vin. 
Note que a corrente de saída se anula nos pontos 
onde o inversor produz a saída desejada: 
(Vout = “1”, Vin = “0”) e (Vout = “0”, Vin = “1”), e está 
sempre tendendo a “puxar” o valor de Vout para 
cima ou para baixo, dependendo do valor de Vin.
Para uma carga capacitiva no regime permanente ou 
carga (saída) aberta, a corrente de saída deve ser 
nula (Iout = 0).
 
 
 
Equações para o inversor CMOS
No estado de equilíbrio (DC), com resistência infinita na saída, a corrente de saída deve ser nula, então I
sdp
 = I
dsn
 . 
Podemos procurar por pontos de interseção entre as curvas destas correntes em função das tensões de entrada e 
de saída.
I out= I sdp− I dsn
Para encontrar a curva onde Iout = 0, podemos 
desenhar as superfícies correspondendo às 
correntes em ambos os transistores, e procurar a 
região de interseção, ou desenhar a superfície de 
Iout diretamente, e procurar onde ela cruza o plano 
(x,y). 
O resultado é a curva em forma de “S”, que deve 
aparecer no gráfico Vout vs Vin da análise DC do 
inversor.
 
 
 
Regimes para o inversor
Vout VddVss
s d d s com Vss = 0
Podemos também achar o regime de operação de 
cada transistor para determinar o regime de 
operação do inversor. 
Vamos reescrever os regimes (regiões) dos 
transistores em termos das tensões do inversor.
 
 
 
Regimes para o inversor
Vout
VinVtn VddVtp+Vdd
corte corte
linear
saturação
saturação
linear
A
B
C D E
No gráfico Vout vs Vin, as regiões são como mostrado 
na figura.
Nas regiões de operação estática (A e E), temos 
sempre um transistor no regime de corte e o outro 
no regime linear. Nas regiões intermediárias ou 
quando o valor da saída não corresponde ao valor 
lógico desejado (C), geralmente temos pelo menos 
um dos transistores operando no regime saturado 
(fornecendo a maior corrente que consegue).
 
 
 
Regimes para o inversor
Vout
VinVtn VddVtp+Vdd
corte corte
linear
saturação
saturação
linear
A
B
C D E
I
sdp
 = I
dsn
 
Se a saída estiver em aberto ou com carga 
capacitiva em regime permanente, o inversor 
estará sobre a curva verde, e o regime de cada 
transistor pode ser verificado por inspeção 
(derivada da curva).
Esta curva aparece tantas vezes que merece um 
nome. Vamos chamá-la resposta DC ou relação 
saída-entrada.
 
 
 
β=μ
ϵox W
L t ox
Finalmente, podemos desenhar a curva de resposta 
com diferentes valores dos parâmetros. 
Lembrando que a mobilidade dos portadores 
positivos μp é bem menor que a dos portadores 
negativos μn, nosso inversor feito com transistores 
iguais apresenta uma resposta assimétrica 
(skewed, inclinada), deslocada para a esquerda, 
porque o nMOS é “mais forte” do que o pMOS. 
Ter uma curva de resposta simétrica é vantajoso, 
porque permite operação mais rápida (maior 
frequência de clock) e mais segura (maior 
tolerância a “ruídos”). Portanto, nas próximas 
aulas, vamos tentar balancear a saída do inversor, 
aumentando a largura do pMOS para obter βp / βn ≈ 
1.
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20
	Slide 21
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20
	Slide 21