Circuitos Digitais I

Prévia do material em texto

<p>CIRCUITOS DIGITAIS I</p><p>Ederson Paulo Vogel</p><p>SUMÁRIO Esta é uma obra coletiva organizada por iniciativa e direção do CENTRO SU-</p><p>PERIOR DE TECNOLOGIA TECBRASIL LTDA – Faculdades Ftec que, na for-</p><p>ma do art. 5º, VIII, h, da Lei nº 9.610/98, a publica sob sua marca e detém os</p><p>direitos de exploração comercial e todos os demais previstos em contrato. É</p><p>proibida a reprodução parcial ou integral sem autorização expressa e escrita.</p><p>CENTRO UNIVERSITÁRIO UNIFTEC</p><p>Rua Gustavo Ramos Sehbe n.º 107. Caxias do Sul/ RS</p><p>REITOR</p><p>Claudino José Meneguzzi Júnior</p><p>Desenvolvido por:</p><p>equipe de Criações para o Ensino a Distância (CREAD)</p><p>Coordenadora e Designer Instrucional</p><p>Sabrina Maciel</p><p>Assessoria Pedagógica</p><p>Kirly Betti De Sousa</p><p>Audiovisual</p><p>Alan de Oliveira da Silva</p><p>Lucas Schneider Ribeiro</p><p>Diagramação, Ilustração e Alteração de Imagem</p><p>Igor Zattera</p><p>Thaís Munhoz</p><p>Revisora</p><p>Camila da Silva Portela</p><p>Tecnologia da Informação</p><p>Bruno dos Santos Rocha</p><p>INTRODUÇÃO DAS GRANDEZAS ANALÓGICAS E DIGITAIS 4</p><p>GRANDEZAS ANALÓGICAS 5</p><p>GRANDEZAS DIGITAIS 6</p><p>SISTEMAS DE NUMERAÇÃO 7</p><p>OPERAÇÕES ARITMÉTICAS BINÁRIAS 14</p><p>SÍNTESE 15</p><p>PORTAS LÓGICAS E CIRCUITOS INTEGRADOS DIGITAIS (CIS) 17</p><p>PORTAS LÓGICAS 18</p><p>LÓGICA COMBINACIONAL 21</p><p>COMPOSIÇÃO DE TABELAS-VERDADE 21</p><p>INTRODUÇÃO AOS CIS 27</p><p>ÁLGEBRA BOOLEANA 28</p><p>TEOREMAS DE MORGAN 31</p><p>SIMPLIFICAÇÕES DE EXPRESSÕES PELOS TEOREMAS DE BOOLE 32</p><p>SÍNTESE 33</p><p>CIRCUITOS COMBINACIONAIS 36</p><p>SIMPLIFICAÇÕES POR MAPA DE KARNAUGH 37</p><p>ESTRUTURA GERAL DOS MAPAS DE KARNAUGH 37</p><p>OPERAÇÕES ENVOLVENDO CIRCUITOS LÓGICOS 41</p><p>CODIFICADORES E DECODIFICADORES 48</p><p>SÍNTESE 54</p><p>CIRCUITOS LÓGICOS SEQUENCIAIS 57</p><p>CIRCUITOS ASSÍNCRONOS 59</p><p>CIRCUITOS SÍNCRONOS 59</p><p>LATCHES 60</p><p>FLIP-FLOPS 65</p><p>SOMADORES E SUBTRATORES 69</p><p>CIRCUITOS PARA ARITMÉTICA DIGITAL 70</p><p>SÍNTESE 74</p><p>3CIRCUITOS DIGITAIS I</p><p>APRESENTAÇÃO</p><p>Prezados,</p><p>A nossa conexão com o mundo é, atualmente, com a uti-</p><p>lização da eletrônica. Existem diversos componentes eletrô-</p><p>nicos que, combinados em muitas estruturas distintas, for-</p><p>mam desde simples a complexos circuitos, tornando nossas</p><p>vidas cada vez melhor, resultando na aproximação de pessoas</p><p>e na capacidade de diagnósticos, quando o assunto é saúde. A</p><p>isto, podemos trazer exemplos smartphones, computadores,</p><p>aparelhos de raio x, de ressonância magnética, entre outros</p><p>inúmeros equipamentos.</p><p>A eletrônica causou no mundo, um grande desenvolvi-</p><p>mento tecnológico que, através dela, foi possível a transfor-</p><p>mação de computadores em aparelhos domésticos, sendo de</p><p>grande utilidade para qualquer tipo de funcionalidade que vão</p><p>desde simples equacionamento matemáticos mais precisos a</p><p>complexos sistemas que utilizam aprendizado de máquina:</p><p>designado como inteligência artificial (IA).</p><p>A eletrônica está presente em uma infinidade enorme de segmen-</p><p>tos, como na área de telecomunicação, na área da saúde, em pratica-</p><p>mente todas as indústrias, na aeronáutica, nas aplicações militares,</p><p>nas aplicações espaciais e em muitas outras.</p><p>Podemos descrever que o entendimento do conceito de eletrônica,</p><p>segundo Lourenço (2016) e Júnio e Julião (2012), possui uma divisão em</p><p>duas grandes categorias: analógica e digital. A eletrônica analógica é</p><p>aquela que trabalho com sinais e sistemas elétricos e variedade infinita</p><p>de valores de tensão e de correntes elétricas; para eletrônica digital, é</p><p>a que trabalha com somente dois níveis de sinais elétricos: alto e baixo</p><p>cujos valores são dependentes da tecnologia a ser utilizada.</p><p>Essa disciplina, Circuitos Digitais I, tem o objetivo de fazer com</p><p>que você, aluno, possa conhecer as grandezas analógicas digitais, com-</p><p>preender o funcionamento e a projeção de circuitos integrados digitais,</p><p>entender o funcionamento de lógicas combinacionais através de álge-</p><p>bra booleana, simplificações de circuitos digitais e a compreensão se-</p><p>quencial e aritmética de operações em circuitos digitais. Vamos lá?</p><p>4</p><p>INTRODUÇÃO</p><p>DAS GRANDEZAS</p><p>ANALÓGICAS E</p><p>DIGITAIS</p><p>A eletrônica é a base para o mundo digitalizado e tecnológico que</p><p>conhecemos.</p><p>5CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Sistemas digitais são sistemas simples e fáceis de entender. Em</p><p>um conceito generalista, podemos dizer que um sistema digital é todo e</p><p>qualquer sistema que dê solução a um problema em pulsos ou em bits. Já</p><p>um sistema analógico, pode dar solução ao mesmo problema de forma</p><p>continuada, sem interrupções.</p><p>Como exemplo, observando um indivíduo subindo uma rampa,</p><p>continuadamente, até chegar ao topo. Nesse caso, podemos dizer que a</p><p>solução encontrada para vencer a altura foi um sistema analógico, visto</p><p>que o indivíduo foi subindo de forma regular e continuada. Agora, ima-</p><p>gine este mesmo indivíduo subindo a mesma altura por meio de uma es-</p><p>cada, subindo por determinados intervalos (degraus); nesse caso, dize-</p><p>mos que a solução encontrada é um sistema digital, pois este indivíduo</p><p>irá subir somente em intervalos contínuos.</p><p>Como uma nova exemplificação, imagine a utilização de um cro-</p><p>nômetro para a marcação de um determinado tempo, com a utilização</p><p>de dois relógios: podemos utilizar dois tipos de relógios: um cronômetro</p><p>que marque o tempo, continuadamente, sem interrupções, como o exi-</p><p>bido na Figura 1ª. Podemos acompanhar o ponteiro se movimentando</p><p>seguidamente com o passar do tempo, marcando o tempo como o mos-</p><p>trado na Figura 1b, em que só se pode acompanhar o passar do tempo em</p><p>intervalos predeterminados.</p><p>Portanto, existem casos em que o sistema pode trabalhar com as duas formas simultaneamente; por</p><p>exemplo, uma filmadora digital, que recebe como informação de entrada as imagens (entrada analógica) e</p><p>grava o resultado em formatos digitais (saída e processamento digitais).</p><p>Concluindo os conceitos, podemos então afirmar a eletrônica analógica processa sinais com funções con-</p><p>tínuas e a eletrônica digital processa sinais com funções discretas.</p><p>GRANDEZAS ANALÓGICAS</p><p>Uma grandeza denominada analógica quando apresenta valores contínuos. A natureza é analógica. O</p><p>crescimento de uma árvore se dá continuamente, assim como nos animais. A variação da temperatura ao longo</p><p>de um dia, não apresenta descontinuidades e não passa de um valor para outro, de forma instantânea. Desta</p><p>forma, um sistema analógico é composto de dispositivos projetados para processarem sinais que estão repre-</p><p>sentados em formato analógico (contínuo).</p><p>Figura 1 - CRONÔMETRO ANALÓGICO (a) E CRONÔMETRO DIGITAL (b) (JÚNIOR e JULIÃO, 2012).</p><p>6CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Os equipamentos eletrônicos necessitam de fontes de alimentação adequadas para que</p><p>possam desempenhar suas funções da maneira correta, segundo Duarte (2017). Esta ali-</p><p>mentação dos circuitos consiste, em sua grande maioria, intenções e Correntes elétricas</p><p>contínuas, com características de cada circuito específico.</p><p>Essas fontes de alimentação são consideradas as mais importantes da eletrônica, ob-</p><p>servado o papel de desempenho frente aos demais circuitos e equipamentos. Desta forma,</p><p>grande parte de eletrônica analógica em corrente contínua refere-se aos circuitos que com-</p><p>põem uma fonte de alimentação, que vão desde simples estruturas até complexas, como</p><p>exemplo, o que chamamos de fontes chaveadas.</p><p>Em geral, essas fontes podem ser subdivididas em quatro blocos ou circuitos:</p><p>• Conversor DC/AC;</p><p>• Conversor AC/DC;</p><p>• Filtro;</p><p>• Regulador de tensão.</p><p>Quantidades analógicas têm como principal objetivo a sua variação ao longo de uma</p><p>faixa contínua de valores. Podemos citar a velocidade de um automóvel, variando de 0 a 150</p><p>km/h, a temperatura de um termômetro e outros demais exemplos que possuem variações</p><p>dentro de uma determinada faixa de valores.</p><p>Diante disto, um sistema analógico contém inúmeros dispositivos que manipulam</p><p>quantidades físicas, representadas de forma analógica. Em sistemas descritos como analó-</p><p>gicos, os quantitativos físicos variam ao longo desta faixa contínua de valores.</p><p>GRANDEZAS DIGITAIS</p><p>Uma grandeza é denominada digital quando apresenta valores discretos. O sinal ana-</p><p>lógico pode ser convertido para</p><p>S1 da seguinte forma:</p><p>o S1 = 0: luz verde do semáforo 1 apagada.</p><p>o S1 = 1: luz verde do semáforo 1 acesa.</p><p>A luz Vermelha do semáforo 1 terá o comportamento inverso da luz verde. Já o semáfo-</p><p>ro 2 também tem o comportamento contrário do semáforo 1. Por questões de simplificação,</p><p>não consideraremos a existência da luz amarela.</p><p>Assim, bastará projetarmos uma lógica para a luz verde do semáforo 1, pois as demais</p><p>luzes e semáforos podem ser desenvolvidos a partir desta.</p><p>O passo seguinte é montar uma tabela-verdade com as variáveis de entrada e saída</p><p>consideradas.</p><p>Vamos analisar, agora, cada linha da tabela-verdade, interpretando suas informações</p><p>e, assim, determinando a condição necessária para a variável de saída S1.</p><p>• Situação 1: temos que ambas as variáveis A e B valem 0, correspondendo à ausência de</p><p>veículos tanto na rua A quanto na rua B, de acordo com as convenções adotadas ante-</p><p>riormente. No caso, tanto faz qual dos semáforos estará aberto. Vamos considerar, en-</p><p>tão, que o Semáforo 1 ficará aberto, já que a Rua A é a preferencial. Ou seja, para A = 0 e</p><p>B = 0, teremos S1 = 1.</p><p>• Situação 2: nesta condição, temos carros trafegando na rua B (pois B=1) e nenhum carro</p><p>na Rua A (A=0). Assim, o semáforo S1 deverá ficar apagado (S1=0)</p><p>• Situação 3: aqui, temos carros trafegando na rua A (A=1) e sem tráfego na rua B (B=0).</p><p>Então, o semáforo 1 deverá ficar aberto (S1 = 1).</p><p>• Situação 4: temos veículos trafegando nas duas vias. Na condição, queremos que o</p><p>semáforo da rua A, S1, fique aberto, por ser preferencial. Então, para A = 1 e B = 1,</p><p>temos que S1 = 1.</p><p>Tabela 12 - VARIÁVEIS DE ENTRADA E SAÍDA (AUTOR).</p><p>44CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Assim, a tabela-verdade preenchida fica:</p><p>O passo seguinte é obter a expressão booleana minimizada. Utilizaremos o método do</p><p>Mapa de Karnaugh.</p><p>A expressão booleana do mapa é: S1 = A +B.</p><p>O circuito lógico correspondente obtido da expressão será mostrado a seguir.</p><p>• A luz vermelha do semáforo 1 terá comportamento inverso ao da sua luz verde (S1), en-</p><p>tão, podemos afirmar que: LuzvermelhaSemáforo1 = S1.</p><p>• A luz verde do semáforo 2 só acenderá quando a luz verde do semáforo 1 (S1) estiver apa-</p><p>gada, e vice-versa. Então, podemos dizer que: LuzverdeSemáforo2 = S1.</p><p>• Já a luz vermelha do semáforo 2 acenderá sempre que a luz verde do semáforo (S1) tam-</p><p>bém acender. Então: LuzvermelhaSemáforo3 = S1.</p><p>Assim, o circuito lógico completo, que controlará todas as luzes dos semáforos 1 e 2,</p><p>fica definido da seguinte forma, ilustrado na Figura 31:</p><p>Tabela 13 - TABELA PREENCHIDA (AUTOR).</p><p>Figura 30 - CIRCUITO LÓGICO PARA S1 (AUTOR).</p><p>Figura 31 - CIRCUITO COMPLETO PARA OS SEMÁFOROS 1 E 2 (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de um circuito lógico, contendo</p><p>as entradas A e B, com saída S. A saída sucede uma porta OU, contendo diretamente a</p><p>entrada A e a entrada B, de modo invertida.</p><p>Descrição da imagem: a imagem ilustra</p><p>a representação de um circuito lógico,</p><p>contendo as entradas A e B, com saída S1</p><p>conectada à dois semáforos. A saída sucede</p><p>uma porta OU, contendo diretamente a</p><p>entrada A e a entrada B, de modo invertida.</p><p>Conectado diretamente a saída S1, está a</p><p>simbolização do vermelho do “Semáforo 2” e</p><p>o verde do “Semáforo 1”; na saída S1, porém</p><p>invertida, está a simbolização do vermelho</p><p>do “Semáforo 1” e o verde do “Semáforo 2”.</p><p>Conforme convencionado no início, a variável S1 representa a luz verde do semáforo 1.</p><p>As demais luzes podem ter seu comportamento derivado da seguinte forma:</p><p>45CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>PROJETO DE UM CIRCUITO LÓGICO COM TRÊS VARIÁVEIS DE ENTRADA</p><p>Em uma determinada indústria, uma substância química líquida é utilizada num pro-</p><p>cesso produtivo. O líquido é armazenado em três tanques distintos, denominados A, B e C. Um</p><p>sensor de nível em cada tanque indica se o nível do líquido daquele tanque cai abaixo de um</p><p>determinado valor especificado. É preciso projetar um circuito lógico que acione um alarme</p><p>sempre que o nível de líquido em dois ou três tanques estiver abaixo do limite especificado.</p><p>Assim, podemos montar a tabela-verdade com todas as possibilidades das entradas A,</p><p>B e C. Seguindo a lógica solicitada pelo problema, a saída deverá ser 1 sempre que duas ou</p><p>mais entradas forem 1.</p><p>Na sequência, montamos o Mapa de Karnaugh.</p><p>Figura 32 - PLANTA DA INDÚSTRIA (Adaptado de Floyd, 2007).</p><p>Tabela 14 - POSSIBILIDADES DAS ENTRADAS A, B E C (AUTOR).</p><p>Figura 33 - MAPA DE KARNAUGH (AUTOR).</p><p>Descrição da imagem: a imagem</p><p>ilustra a representação de um</p><p>circuito lógico, contendo as entradas</p><p>ABC. As entradas são representadas</p><p>por 3 cilindros cada, conectando-</p><p>se ao bloco de “Circuito Lógico</p><p>Combinacional”, seguindo para um</p><p>bloco de “Alarme”.</p><p>Descrição da imagem: a imagem ilustra o mapa de Karnaugh de</p><p>entradas ABC, com a demarcação nas linhas do 0 e 1, coluna 11, e linha</p><p>1, colunas 01, 11 e 10.</p><p>Primeiramente, vamos convencionar as variáveis e o significado de seus estados. Va-</p><p>mos denominar por A, B e C os sensores de nível dos tanques de mesmo nome. Vamos con-</p><p>siderar que o nível lógico Alto (1) indica que o líquido está abaixo do nível especificado,</p><p>enquanto o nível lógico Baixo (0) indica que o líquido está acima do nível mínimo. Para a</p><p>saída que acionará o alarme (variável S), consideraremos que deverá ser nível lógico Alto (1)</p><p>quando o alarme for ativado e nível lógico Baixo (0) quando o alarme não for ativado.</p><p>46CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A respectiva expressão booleana será: S = AB + BC + AC.</p><p>Finalmente, o circuito lógico será mostrado a seguir, na Figura 34.</p><p>• O nível de oxigênio no interior da aeronave está muito baixo.</p><p>• A temperatura interna da aeronave está muito alta.</p><p>• O engenheiro de voo indica “emergência”.</p><p>A porta deverá operar (abrir) sempre que a primeira situação ocorrer, além de outras</p><p>duas ou três.</p><p>Como já visto anteriormente, de início, devemos convencionar as variáveis de entrada,</p><p>indicando seus estados de funcionamento:</p><p>• Vamos chamar de variável A. A chave que o piloto aciona para indicar a necessidade de</p><p>abertura da porta, da seguinte maneira:</p><p>o A = 0: o piloto não indicou a necessidade de abrir a porta.</p><p>o A = 1: o piloto acionou a chave indicando a necessidade de abrir a porta.</p><p>• O nível de oxigênio será indicado por um sensor denominado B. Se B = 0, então, o nível</p><p>de oxigênio estará normal. Se B = 1, o nível de oxigênio estará abaixo do nível normal.</p><p>• A variável temperatura será indicada por C. Para C = 0, temos que a temperatura no inte-</p><p>rior da aeronave está adequada. Já para C = 1, significa que a temperatura está muito alta.</p><p>Figura 34 - CIRCUITO LÓGICO DE CONTROLE DA PLANTA INDUSTRIAL (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de um circuito lógico, contendo</p><p>as entradas ABC, com saída S. A entrada A está conectada as portas E superior e inferior; a</p><p>entrada B está conectada nas portas E central e superior; a entrada C, conectada às portas E</p><p>central e inferior. A saída sucede uma porta OU, contendo as saídas das 3 portas E.</p><p>PROJETO DE UM CIRCUITO LÓGICO COM QUATRO VARIÁVEIS DE ENTRADA</p><p>Vamos, agora, projetar um circuito lógico com quatro variáveis de entrada. Trata-se</p><p>de um sistema de acionamento da porta de uma aeronave. São quatro as condições que con-</p><p>tribuem para que a porta da aeronave seja acionada, ou seja, aberta:</p><p>• O piloto indica a necessidade de abertura da porta.</p><p>47CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>• Por fim, a indicação de emergência será indicada pela variável D. Consideraremos</p><p>D = 0 para situação normal e D = 1 para uma situação de emergência indicada pelo</p><p>engenheiro de voo.</p><p>• A variável S é o alarme. Ela será 1 se o alarme for acionado e 0 se o alarme permanecer</p><p>desligado.</p><p>Assim, estabelecidos os critérios de funcionamento do circuito e definidas as variáveis</p><p>de entrada, o passo seguinte é montar a tabela-verdade.</p><p>Na sequência, monta-se o mapa de Karnaugh correspondente.</p><p>A partir do Mapa, podemos escrever a respectiva expressão</p><p>booleana:</p><p>S=ABD+ABC+ACD ( 8 )</p><p>Por fim, o circuito obtido da expressão booleana é apresentado na Figura 36.</p><p>Tabela 15 - TABELA-VERDADE (AUTOR).</p><p>Figura 35 - MAPA DE KARNAUGH (AUTOR).</p><p>Figura 35 - MAPA DE KARNAUGH (AUTOR).</p><p>Descrição da imagem: a imagem ilustra o mapa de</p><p>Karnaugh de entradas ABCD, com a demarcação na</p><p>linhas do 01, 11 e 10, coluna 11, e linha 11, colunas</p><p>11 e 10.</p><p>Descrição da imagem: a imagem ilustra</p><p>a representação de um circuito lógico,</p><p>contendo as entradas ABC, com saída S.</p><p>A entrada A está conectada as portas E</p><p>superior, central e inferior; a entrada B está</p><p>conectada nas portas E central e superior;</p><p>a entrada C, conectada às portas E central</p><p>e superior. A saída sucede uma porta OU,</p><p>contendo as saídas das 3 portas E.</p><p>48CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>CODIFICADORES E DECODIFICADORES</p><p>Os codificadores e decodificadores desempenham um papel essencial em pro-</p><p>jetos de eletrônica digital. Esses tipos de circuitos lógicos são usados para converter</p><p>dados de um formato para outro. Eles são frequentemente usados em sistemas de</p><p>comunicação, como telecomunicações, redes etc. para transferir dados de uma ex-</p><p>tremidade para a outra.</p><p>No domínio digital, para facilitar a transmissão de dados, eles, geralmente, são</p><p>codificados e, depois, transmitidos. No receptor, os dados são decodificados para</p><p>serem exibidos ou aproveitados para outras funções.</p><p>Um exemplo de uso de codificadores e decodificadores é em relação ao Compu-</p><p>tador Pessoal, ou qualquer outro dispositivo digital com entrada e saída de dados. A</p><p>linguagem humana é passada para o computador, geralmente, através de um tecla-</p><p>do alfanumérico. Esses dados são, então, codificados num formato binário por um</p><p>Codificador no próprio teclado, sendo, em seguida, encaminhados para a Unidade de</p><p>Processamento Central (CPU) do computador.</p><p>Esses dados binários, devidamente processados, seriam de difícil interpreta-</p><p>ção para os seres humanos e, por esse motivo, precisam ser decodificados para um</p><p>formato compreensível. O exposto a seguir na Figura 37, apresentará o diagrama de</p><p>codificação e decodificação de uma informação num computador pessoal.</p><p>CODIFICADORES</p><p>Neste item, vamos analisar a composição e funcionamento de alguns tipos de Codifi-</p><p>cadores.</p><p>CODIFICADOR DECIMAL PARA BCD</p><p>O codificador da base decimal para a BCD possui 10 entradas (uma para cada dígito</p><p>decimal) e quatro saídas, que correspondem ao código BCD visto anteriormente. O expos-</p><p>to a seguir na Figura 38, apresentará, de forma esquemática, o codificador. Na parte (b), é</p><p>mostrado o funcionamento geral do sistema, além do detalhe do acionamento das teclas.</p><p>As teclas, do tipo “push-button” (interruptor de pressão), enviam nível lógico ALTO para</p><p>o codificador quando pressionadas, e nível BAIXO quando em repouso. Os resistores ga-</p><p>rantem que o nível BAIXO será enviado para a entrada do decodificador quando as teclas</p><p>não estiverem pressionadas.</p><p>Figura 37 - EXEMPLO DE UTILIZAÇÃO DE CODIFICADORES E DECODIFICADORES (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação</p><p>exemplo de codificadores e decodificadores: constam</p><p>5 blocos, sequenciais, contendo as descrições “Teclado</p><p>de Computador”, “CODIFICADOR”, “Unidade de</p><p>Processamento do Computador”, DECODIFICADOR” e</p><p>“Tela do Computador”.</p><p>49CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Como cada tecla equivale a um dígito decimal, apenas uma delas será pressionada por</p><p>vez para produzir o respectivo valor em BCD.</p><p>Não devemos nos enganar pela aparência: as “Teclas” (ou chaves) são as 10 variáveis</p><p>de Entrada, enquanto A, B, C e D são as 4 variáveis de Saída. Como apenas uma tecla estará</p><p>pressionada por vez, poderemos obter a expressão booleana diretamente da análise da ta-</p><p>bela-verdade da seguinte maneira:</p><p>o A saída A só valerá 1 se a tecla (ou chave) 8 OU a 9 for pressionada, ou seja: A = Ch8</p><p>OU Ch9, ou seja, A = Ch8 + Ch9.</p><p>• De maneira similar, verifica-se que a saída B só valerá 1 quando as chaves 4 OU 5 OU 6</p><p>OU 7 forem pressionadas: B = Ch4 + Ch5 + Ch6 + Ch7.</p><p>• A saída C valerá 1 se as chaves 2 OU 3 OU 6 OU 7 forem pressionadas: C = Ch2 + Ch3</p><p>+ Ch6 + Ch7.</p><p>• Por fim, a saída D valerá 1 se as chaves 1 OU 3 OU 5 OU 7 OU 9 forem pressionadas: D =</p><p>Ch1 + Ch3 + Ch5 + Ch7 + Ch9.</p><p>Logo, o circuito lógico completo do codificador BCD será mostrado a seguir, na Figura</p><p>40. Por questões de simplificação, optou-se por não mostrar os resistores junto as chaves.</p><p>Figura 38 - CODIFICADOR DECIMAL PARA BCD (AUTOR).</p><p>Figura 39 - CIRCUITO LÓGICO PARA A SAÍDA A</p><p>DO CODIFICADOR BCD (AUTOR).</p><p>Figura 40 - CIRCUITO LÓGICO COMPLETO DO CODIFICADOR BCD (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de um bloco codificador para BCD.</p><p>À esquerda, um bloco de entradas 0 a 9 e saída 1, 2, 4 e 8; a direita, um teclado numéricos</p><p>de 0 a 7, seguindo para o “CODIFICADOR” e “Código BCD”. Na parte inferior da imagem, a</p><p>representação de um circuito contento a fonte E, seguindo para uma chave aberta “Chave 1”,</p><p>conectando à uma resistência R e ao “Codificador”.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de uma porta lógica OU, contendo as</p><p>entradas Ch8 e Ch9 e saída A.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de um circuito lógico com 4 saídas</p><p>A, B, C e D, que sucedem portas OU para cada.</p><p>Conectadas à estas portas, as chaves que vão</p><p>de Ch0 a Ch9, todas abertas, sequenciais após</p><p>a fonte de tensão E. Na saída A, conectam-se as</p><p>entradas Ch8 e Ch9; na saída B, as entradas Ch4 a</p><p>Ch7; na saída C, as entradas Ch2, Ch3, Ch6 e Ch7;</p><p>na saída D, as entradas Ch1, Ch3, Ch5 e Ch9.</p><p>50CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Como pode ser verificado, a Chave 0 não foi utilizada para este codificador, sendo dis-</p><p>pensável na função analisada.</p><p>CODIFICADOR DE 8 PARA 3 LINHAS</p><p>Um codificador de 8 para 3 linhas transforma um código octal para um código bi-</p><p>nário de 3 bits. Vamos considerar que o codificador é do tipo ATIVO ALTO, ou seja, o nível</p><p>lógico 1 é considerado ALTO, como de costume. Um esquema do codificador será mostra-</p><p>do a seguir na Figura 41.</p><p>A obtenção das expressões booleanas, para cada uma das três saídas, pode ser feita di-</p><p>retamente da tabela-verdade. Assim, podemos afirmar que:</p><p>• A = Ch4 + Ch5 + Ch6 + Ch7;</p><p>• B = Ch2 + Ch3 + Ch6 + Ch7;</p><p>• C = Ch1 + Ch3 + Ch5 + Ch7.</p><p>Por fim, o circuito lógico do codificador é mostrado na Figura 42.</p><p>Figura 41 - ESQUEMA GERAL DO CODIFICADOR DE 8 PARA 3 LINHAS (AUTOR).</p><p>Figura 42 - CODIFICADOR DE 8 PARA 3 LINHAS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de um bloco</p><p>codificador. Neste bloco constam as entradas 0 a 7 (“Entrada Octal”) e</p><p>saída 1, 2 e 4 (“Saída de 3 bits”).</p><p>Descrição da imagem: a imagem ilustra a representação de um circuito lógico com 3 saídas A, B e</p><p>C, que sucedem portas OU para cada. Conectadas à estas portas, as chaves que vão de Ch0 a Ch7,</p><p>todas abertas, sequenciais após a fonte de tensão E. Na saída A, conectam-se as entradas Ch4 a</p><p>Ch7; na saída B, as entradas Ch2, Ch3, Ch6 e Ch7; na saída C, as entradas Ch1, Ch3, Ch5 e Ch7.</p><p>Procederemos de forma similar aos passos realizados no projeto do codificador deci-</p><p>mal para BCD.</p><p>51CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>DECODIFICADORES</p><p>Vamos analisar, agora, alguns tipos de decodificadores, desde sua concepção até o</p><p>projeto do circuito lógico. De forma geral, o processo para elaboração de um projeto de um</p><p>decodificador é muito similar ao de um codificador, ou qualquer outro circuito combina-</p><p>cional: monta-se a tabela-verdade, obtém-se a expressão booleana simplificada e, então,</p><p>monta-se o circuito lógico.</p><p>DECODIFICADOR BCD PARA DISPLAY DE 7 SEGMENTOS</p><p>Um display (ou mostrador) de 7 segmentos é um elemento empregado para apresentar</p><p>números e alguns outros caracteres em circuitos digitais, ilustrado na Figura 43. Esse com-</p><p>ponente eletrônico é composto por oito leds (sete para os segmentos e um para o ponto) in-</p><p>terligados e posicionados de forma conveniente, de modo que seu acendimento represente</p><p>os</p><p>algarismos desejados.</p><p>Além de ser oferecido em diversas cores, há uma característica construtiva que diferencia</p><p>o funcionamento dos displays, que é a forma de ligação dos leds. O display do tipo Catodo (ne-</p><p>gativo) Comum é aquele que possui todos os catodos dos leds interligados, sendo necessário</p><p>aplicar um sinal de nível lógico ALTO no anodo do led para que o respectivo segmento acenda.</p><p>Já o display tipo Anodo (positivo) comum possui todos os anodos interligados, sen-</p><p>do necessário aplicar nível BAIXO no catodo para acender o segmento. Ambos os tipos são</p><p>mostrados na figura a seguir, na Figura 44:</p><p>Fi</p><p>g</p><p>u</p><p>ra</p><p>4</p><p>3</p><p>-</p><p>D</p><p>IS</p><p>P</p><p>LA</p><p>Y</p><p>D</p><p>E</p><p>7</p><p>S</p><p>E</p><p>G</p><p>M</p><p>E</p><p>N</p><p>TO</p><p>S</p><p>Descrição da imagem: a imagem ilustra um</p><p>display de 7 segmentos e uma representação</p><p>desta. Na representação, constam na parte</p><p>superior deste display, as descrições G, F, Com,</p><p>A e B; na parte inferior, E, D, Com, C e DP. Os 7</p><p>segmentos são representados por um número</p><p>8, sequencialmente de A até G.</p><p>Descrição da imagem: a imagem ilustra a representação do display de 7</p><p>segmentos de anodo comum, à esquerda, e catodo comum, à direita. Ambos</p><p>são representados por componentes (diodos) de A até G, descrevendo a</p><p>“Identificação do Segmento” e “Numeração dos terminais”, na sequência de</p><p>7, 6, 4, 2, 1, 9 e 10.</p><p>Figura 44 - TIPOS DE DISPLAYS DE 7 SEGMENTOS (AUTOR).</p><p>Nosso projeto terá em mente a utilização do display tipo Catodo Comum e será desconside-</p><p>rado o led referente ao ponto (ou vírgula decimal, no sistema internacional de unidades). O expos-</p><p>to a seguir na Figura 45, apresentará o diagrama geral do decodificador: trata-se de um circuito</p><p>de quatro entradas (código BCD 8421) e sete saídas (display 7 segmentos).</p><p>52CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Para realizar o projeto, devemos verificar, para</p><p>cada valor binário aplicado à entrada BCD, quais serão</p><p>os segmentos display led que deverão acender. Cada</p><p>um desses segmentos é identificado por uma letra.</p><p>A tabela-verdade, com 4 variáveis de entrada e</p><p>7 saídas, será mostrada a seguir. É importante notar</p><p>que, como o display tem capacidade de mostrar ape-</p><p>nas um algarismo por vez, as combinações de entra-</p><p>da, referentes aos valores 10 a 15, são consideradas</p><p>irrelevantes.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de um bloco decodificador. Neste</p><p>bloco constam as entradas S1 a S4 e saída com a</p><p>representação dos 7 segmentos do display.</p><p>Descrição da imagem:</p><p>a imagem ilustra a</p><p>representação de um</p><p>circuito lógico, contendo as</p><p>entradas S1 a S4, com saídas</p><p>em portas OU, descritas</p><p>como A, B e C. Neste circuito</p><p>constam 4 portas E para</p><p>conexão das saídas.</p><p>Figura 45 - DIAGRAMA GERAL DO DECODIFICADOR BCD PARA</p><p>DISPLAY 7 SEGMENTOS (AUTOR).</p><p>Figura 46 - CIRCUITO LÓGICO DOS SEGMENTOS A, B E C (AUTOR).</p><p>Tabela 16 - DISPLAY DE 7 SEGMENTOS (AUTOR).</p><p>Assim, o passo seguinte é a montagem do mapa de Karnaugh</p><p>e, após, é feita a obtenção da expressão booleana para cada saída.</p><p>Na sequência, são mostrados esses passos para as saídas A, B e C.</p><p>O desenvolvimento para as demais saídas fica a seu cargo, caro</p><p>acadêmico, conforme proposto nas autoatividades deste tópico.</p><p>• Para a saída A:</p><p>• Para a saída B:</p><p>• Para a saída C:</p><p>O exposto a seguir, Figura 46, apresentará o cir-</p><p>cuito lógico combinacional das três saídas A, B e C.</p><p>53CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Comercialmente, existem decodificadores BCD/7 segmentos prontos, já encapsulados</p><p>num único circuito integrado. Nesse sentido, citam-se o 74LS48 e o 4511B como exemplos</p><p>de decodificadores das famílias lógicas TTL e CMOS, respectivamente. Ambos são projeta-</p><p>dos para displays tipo catodo comum.</p><p>DECODIFICADOR BCD 8421 PARA DECIMAL</p><p>Conforme Floyd (2007), o decodificador de BCD para decimal converte cada código</p><p>BCD (código 8421) em uma das dez indicações decimais possíveis. Ele é frequentemente re-</p><p>ferido como um decodificador de 4 linhas para 10 linhas, ou um decodificador 4 de 10. Rea-</p><p>liza a função inversa do Codificador Decimal para BCD.</p><p>Na forma esquemática, temos quatro linhas de entrada e 10 linhas de saída. Cada linha</p><p>representa um valor decimal e, dessa forma, apenas uma linha de saída estará ativa por vez,</p><p>conforme ilustrado na Figura 47.</p><p>A seguir, mostraremos a tabela-verdade do decodificador e a expressão booleana para</p><p>cada uma das saídas (L0 a L9). A lógica para obtenção das expressões booleanas foi a se-</p><p>guinte: cada uma das saídas L0 a L9 só estará ativa (nível Alto) em uma condição possível,</p><p>expressa pela combinação das entradas A, B, C e D.</p><p>Figura 47 - DECODIFICADOR BCD PARA DECIMAL (AUTOR).</p><p>Tabela 17 - DECODIFICADOR BCD PARA DECIMAL (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de um bloco decodificador. Neste</p><p>bloco constam as entradas S1 a S4 (“Entrada</p><p>BCD”) e saída com a representação “Saída</p><p>Decimal”, na sequência L0 a L9.</p><p>54CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A partir das expressões lógicas obtidas, pode-se projetar o circuito correspondente, ilustrado na Figura 48.</p><p>São apenas alguns dos codificadores e decodificadores importantes nos sistemas que utilizam lógica digital.</p><p>Embora a maioria seja fornecida comercialmente, sem a necessidade de projeto, a análise detalhada realizada até</p><p>aqui permite compreender seu funcionamento de forma aprofundada e precisa.</p><p>SÍNTESE</p><p>Nesta unidade, abordamos os temas relacionados à lógica combinacional. Descrevemos, basicamente nesta</p><p>unidade, as simplificações por Mapas de Karnaugh, demonstrando sua estrutura geral e posteriormente, tratan-</p><p>do os resultados através de operações com o envolvimento de circuitos lógicos. São ilustradas as composições dos</p><p>codificadores e decodificadores de sinais, a exemplo dos display de 7 segmentos, entre outros de grande relevância</p><p>para a eletrônica digital.</p><p>Fi</p><p>g</p><p>u</p><p>ra</p><p>4</p><p>8</p><p>-</p><p>C</p><p>IR</p><p>C</p><p>U</p><p>IT</p><p>O</p><p>L</p><p>Ó</p><p>G</p><p>IC</p><p>O</p><p>D</p><p>O</p><p>D</p><p>E</p><p>C</p><p>O</p><p>D</p><p>IF</p><p>IC</p><p>A</p><p>D</p><p>O</p><p>R</p><p>B</p><p>C</p><p>D</p><p>P</p><p>A</p><p>R</p><p>A</p><p>D</p><p>E</p><p>C</p><p>IM</p><p>A</p><p>L</p><p>(A</p><p>U</p><p>TO</p><p>R</p><p>).</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de um circuito lógico, contendo as</p><p>entradas ABCD e saídas L0 a L9, resultado das portas E</p><p>com as conexões das entradas e entradas invertidas.</p><p>55CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>1. A aplicação de álgebra booleana pode ser complexa, em muitos casos, para simplificar</p><p>expressões. Além de ser trabalhoso (e exigir a memorização de todas as leis), o método</p><p>pode ocasionar soluções que, embora pareçam mínimas, muitas vezes não são. Portan-</p><p>to, aplica-se o chamado Mapa de Karnaugh para tratamento de expressões booleanas.</p><p>Dado essa afirmação, qual é a finalidade do Mapa de Karnaugh em eletrônica digital?</p><p>a. Representar graficamente circuitos digitais complexos.</p><p>b. Simplificar expressões booleanas e minimizar o número de portas lógicas.</p><p>c. Projetar circuitos analógicos utilizando técnicas digitais.</p><p>d. Realizar operações aritméticas em números binários.</p><p>e. Calcular a potência dissipada em um circuito digital.</p><p>2. Os Mapas de Karnaugh se diferenciam de acordo com o número de entradas do circuito.</p><p>Nós veremos os mapas de duas até cinco entradas. Em cada mapa, devem ser preenchi-</p><p>das as células que correspondem à saída 1 da tabela-verdade, e as demais precisam ficar</p><p>vazias. Com base neste contexto, quais são as células vizinhas em um Mapa de Karnaugh</p><p>que podem ser agrupadas para simplificar uma expressão booleana?</p><p>a. Todas as células do mapa.</p><p>b. Células diagonais.</p><p>c. Células à esquerda, direita, acima e abaixo.</p><p>d. Células opostas em uma mesma linha.</p><p>e. Células intercaladas no sentido vertical.</p><p>3. Para três variáveis de entrada, é necessário esclarecer o entendimento de células vizi-</p><p>nhas utilizadas no Mapa de Karnaugh. Quando são realizados os agrupamentos, con-</p><p>forme as seis regras descritas, o objetivo é agrupar as células vizinhas entre si. Portanto</p><p>considere o seguinte mapa de Karnaugh com 3 variáveis (A, B e C):</p><p>Com base no Quadro do presente exercício, qual é a expressão simplificada para essa</p><p>função lógica?</p><p>a. AB + BC</p><p>b. AB + ABC</p><p>c. ABC + ABC</p><p>d. ABC +</p><p>AB</p><p>e. AC + BC + ABC</p><p>4. Um codificador de 8 para 3 é um circuito digital que converte um padrão de entrada de</p><p>8 bits em um código de saída de 3 bits, conforme descrito neste tema. Esse tipo de co-</p><p>dificador é frequentemente utilizado em aplicações de seleção e endereçamento, onde é</p><p>necessário identificar um dos 8 possíveis padrões de entrada. Suponha que você esteja</p><p>projetando um sistema de controle remoto para uma casa inteligente, no qual cada cô-</p><p>modo possui um sensor de presença conectado a um codificador de 8 para 3. As saídas do</p><p>codificador estão conectadas a um microcontrolador que executa as ações correspon-</p><p>dentes, como acender as luzes ou ajustar a temperatura do ambiente. Explique como um</p><p>codificador de 8 para 3 pode ser utilizado nesse sistema de controle remoto para casa</p><p>inteligente. Descreva a função das entradas e saídas do codificador nesse contexto.</p><p>56CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>5. Decodificadores BCD-Decimal são circuitos combinacionais utilizados para converter um</p><p>número binário codificado em decimal (BCD) em sua representação decimal corresponden-</p><p>te. Esses circuitos são amplamente empregados em sistemas digitais onde há necessidade de</p><p>exibir ou processar informações em formato decimal, como em displays de sete segmentos</p><p>ou em calculadoras eletrônicas.</p><p>Considere um decodificador BCD-Decimal de 4 bits, capaz de converter um número BCD</p><p>de entrada de 4 bits (de 0000 a 1001) em sua representação decimal de 0 a 9. Explique como um</p><p>decodificador BCD-Decimal de 4 bits poderia ser utilizado em um display de 7 segmentos para</p><p>exibir o número decimal correspondente.</p><p>Gabarito:</p><p>1. Resposta B. O Mapa de Karnaugh é uma ferramenta utilizada para simplificar expressões</p><p>booleanas e minimizar o número de portas lógicas necessárias em um circuito digital.</p><p>Ele permite agrupar e identificar padrões de bits para encontrar termos simplificados da</p><p>expressão original. A simplificação resultante reduz a complexidade do circuito, melhorando</p><p>sua eficiência e facilitando sua implementação.</p><p>2. Resposta C. Para simplificar uma expressão booleana usando o Mapa de Karnaugh, as células</p><p>vizinhas que podem ser agrupadas são as células à esquerda e à direita, bem como acima</p><p>e abaixo. Essas células formam grupos que representam termos simplificados da expressão</p><p>booleana que originou os dados. O agrupamento das células permite eliminar variáveis e</p><p>reduzir o número de termos na expressão, simplificando a expressão.</p><p>3. Resposta A. Para a solução, são necessários realizar os agrupamentos:</p><p>• Primeiro agrupamento (vermelho): ĀB. Para essa situação, o valor de C é indiferente, ou seja,</p><p>pode ser 0 ou 1;</p><p>• Segundo agrupamento (azul): B. Para essa situação, o valor de A é indiferente, ou seja, pode</p><p>ser 0 ou 1.</p><p>4. Resposta esperada: O codificador de 8 para 3 é adequado para o sistema de controle remoto</p><p>da casa inteligente, pois permite identificar um dos 8 possíveis cômodos com base no padrão</p><p>de entrada dos sensores de presença. As entradas do codificador representam os padrões</p><p>de presença em cada cômodo, enquanto as saídas são utilizadas para selecionar e controlar</p><p>as ações correspondentes. No sistema de controle remoto da casa inteligente, cada cômodo</p><p>possui um sensor de presença conectado a uma das entradas do codificador de 8 para 3. As</p><p>entradas do codificador são responsáveis por detectar a presença em cada cômodo e fornecer</p><p>os padrões de entrada adequados. Por exemplo, se o sensor de presença do quarto principal</p><p>for ativado, a entrada correspondente no codificador será ligada, indicando a presença nesse</p><p>cômodo.</p><p>5. Um decodificador BCD-Decimal de 4 bits poderia ser utilizado em um display de 7 segmentos</p><p>para exibir o número decimal correspondente. O display de sete segmentos é composto por</p><p>sete segmentos (a, b, c, d, e, f, g) que podem ser ligados ou desligados individualmente para</p><p>formar os dígitos decimais de 0 a 9. Cada segmento do display de 7 segmentos é associado a</p><p>uma combinação específica de bits de entrada do decodificador BCD-Decimal.</p><p>57</p><p>CIRCUITOS LÓGICOS</p><p>SEQUENCIAIS</p><p>Quando iniciamos nosso estudo dos circuitos sequenciais, vimos que se</p><p>trata de circuitos combinacionais associados a elementos de memória.</p><p>Agora, estudaremos o primeiro elemento de memória: o latch. De acordo</p><p>com Floyd (2007), o latch é um dispositivo de memória temporária que</p><p>apresenta dois estados estáveis (biestável), podendo permanecer em um</p><p>dos estados estáveis usando realimentação cruzada, em que as saídas</p><p>são conectadas de volta às entradas opostas. Trata-se dos elementos de</p><p>memória mais básicos e simples existentes. Você consegue identificar por</p><p>que o latch é um dispositivo de memória?</p><p>58CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Devido à situação em que, se ambas as entradas forem para nível baixo, será mantida</p><p>a saída atual (armazenado o estado) até que uma das entradas seja alterada.</p><p>É por meio de códigos binários (arranjos de 0s e 1s). Então, note que podemos armaze-</p><p>nar informações por meio de latches, em que cada um armazena um bit da informação.</p><p>Antes de apresentar as configurações de latches, entenderemos o que são estados es-</p><p>táveis. Estes estados referem-se à saída do dispositivo: quando a saída está em nível alto,</p><p>então, está no estado SET; quando a saída está em nível baixo, então, está no estado RESET</p><p>(também chamado de CLEAR).</p><p>Nos circuitos estudados até aqui, as saídas eram combinações apenas das variáveis de</p><p>entrada. Assim, tais circuitos são denominados de combinacionais. Nos circuitos sequen-</p><p>ciais, além das combinações das variáveis de entrada, o estado anterior da saída pode ser</p><p>determinante para definir o estado atual. Da mesma forma, o estado atual da saída influen-</p><p>ciará o estado futuro.</p><p>A parte combinacional de um circuito sequencial recebe sinais lógicos das entradas ex-</p><p>ternas e saídas memorizadas. As saídas do circuito são, em parte, enviadas para o elemento</p><p>de memória para, na sequência, haver realimentação na entrada do circuito combinacional.</p><p>Os elementos de memória mais empregados são o Flip-Flop e o Latch, que são imple-</p><p>mentados a partir de portas lógicas. Os circuitos sequenciais podem ser divididos em três</p><p>grandes categorias: astáveis, monoestáveis e biestáveis. Nosso estudo se concentra nos cir-</p><p>cuitos biestáveis, ficando os aestáveis e monoestáveis definidos a seguir, de forma resumida.</p><p>Um circuito sequencial é composto por um circuito combinacional e elementos de me-</p><p>mória. As entradas e as saídas do circuito sequencial estão conectadas somente ao circuito</p><p>combinacional. Os elementos de memória são circuitos capazes de armazenar informação</p><p>codificada em binário. Algumas das saídas do circuito combinacional são entradas para os</p><p>elementos de memória, recebendo o nome de variáveis do próximo estado. Já as saídas dos</p><p>elementos de memória constituem parte das entradas para o circuito combinacional e re-</p><p>cebem o nome de variáveis do estado atual. As conexões entre o circuito combinacional e os</p><p>elementos de memória configuram o que se costuma chamar laço de realimentação, pois a</p><p>saída de um bloco é entrada para o outro e vice-versa.</p><p>A informação armazenada, segundo Nascimento (2001), nos elementos de memória</p><p>num dado instante determina o estado em que se encontra o circuito sequencial. O circuito</p><p>sequencial recebe informação binária das entradas que, juntamente com a informação do</p><p>estado atual, determinam os valores das saídas e os valores do próximo estado. Desta forma,</p><p>Descrição da imagem: a imagem ilustra um diagrama de</p><p>um circuito sequencial. À esquerda de imagem, um bloco</p><p>descrito como “Sistema Combinacional”, contendo 5 entradas</p><p>na parte inferior (3 destas descritas como “Entradas Externas”</p><p>e 2 como “Saídas Memorizadas”) e 5 saídas, na parte superior;</p><p>destas, 2 saídas conectam-se a um outro bloco, situado à</p><p>direita e descrito como “Memorização”, cujas saídas são as</p><p>“Saídas Memorizadas”, supracitadas.</p><p>Figura 49 - DIAGRAMA DE UM CIRCUITO SEQUENCIAL (AUTOR).</p><p>59CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>fica evidente que as saídas de um circuito sequencial dependem não apenas das entradas, mas também do estado</p><p>atual, armazenado nos elementos de memória, (e o mesmo pode ser dito para as variáveis de próximo estado). Em</p><p>função deste comportamento sequencial, um circuito sequencial é especificado pela sequencial temporal de entra-</p><p>das, saídas e estados internos, e os circuitos sequenciais podem ser divididos em dois tipos, conforme o comporta-</p><p>mento temporal dos seus sinais: síncronos e assíncronos.</p><p>CIRCUITOS ASSÍNCRONOS</p><p>O comportamento de um circuito sequencial assíncrono depende da ordem segundo a qual as entradas mudam</p><p>e o estado do circuito pode se alterar a qualquer tempo, como consequência de uma mudança de suas entradas. Os</p><p>elementos de memória utilizados nos circuitos sequenciais assíncronos apresentam uma capacidade de armazena-</p><p>mento que está associada diretamente ao atraso de propagação dos circuitos que os compõem. Em outras palavras,</p><p>o tempo que esses circuitos levam para propagar uma mudança de suas entradas até suas saídas pode ser encarado</p><p>como o tempo durante o qual eles retêm os valores aplicados antes da mudança, e esse fenômeno coincide com o</p><p>conceito de memória, para os circuitos digitais. Nos circuitos sequenciais assíncronos, os elementos de memória são</p><p>compostos por portas lógicas que provêm um atraso de propagação com valor adequado para o funcionamento do</p><p>circuito. Então, um circuito sequencial assíncrono pode ser visto como um circuito combinacional com realimen-</p><p>tação. O projeto de circuitos com realimentação apresenta grandes dificuldades, uma vez que seu funcionamento</p><p>correto é dependente das características temporais dos componentes (portas lógicas e fios). A principal dificuldade</p><p>provém do fato de que os componentes apresentam atrasos que não são fixos, podendo ser diferentes mesmo para</p><p>exemplares com mesma função e de um mesmo fabricante. Desta forma, os circuitos sequenciais assíncronos têm</p><p>sido evitados, sempre que possível, em favor do uso de circuitos sequenciais síncronos.</p><p>CIRCUITOS SÍNCRONOS</p><p>Um circuito sequencial síncrono utiliza um sinal especial de-</p><p>nominado de relógio (clock, em inglês) o qual tem a função de ca-</p><p>denciar uma eventual troca de estado. Por exemplo, o tempo entre</p><p>duas bordas de subida sucessivas é igual a T. Da mesma forma, o</p><p>tempo entre duas bordas de descida sucessivas é igual a T.</p><p>Figura 50 – EXEMPLO DE SINAL DE RELÓGIO (CLOCK).</p><p>Descrição da imagem: a imagem ilustra um exemplo de sinal de</p><p>relógio. A forma de onda de um sinal de relógio é dita monótona,</p><p>pois não se altera ao longo do tempo. Nela podem ser identificados</p><p>a borda de subida, a borda de descida, o nível lógico zero e o</p><p>nível lógico um. O tempo que decorre para o sinal se repetir é</p><p>denominado período e é representado por T.</p><p>60CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Um circuito astável é aquele que possui uma saída que alterna entre dois estados</p><p>(ALTO e BAIXO) por um determinado período (T1 e T2), dependendo dos valores dos com-</p><p>ponentes utilizados na sua construção. O funcionamento poderá ser visto no exposto a</p><p>seguir, que mostra a forma de onda da saída de um circuito astável. Devido a esse com-</p><p>portamento, os circuitos astáveis são utilizados como Osciladores, Geradores de Forma de</p><p>Onda e Geradores de Pulso de Clock.</p><p>Na sequência, iniciaremos a análise de um Latch, um tipo de circuito biestável.</p><p>LATCHES</p><p>O Latch RS é um elemento biestável, pois possui duas saídas denominadas (saída</p><p>principal) e (saída secundária) Q que podem assumir, de forma estável, os níveis lógico Alto</p><p>e Baixo. As saídas Q e possuem sempre estados opostos Q e, por esse motivo, são chamadas</p><p>de complementares.</p><p>O Latch RS possui também duas entradas denominadas de R (reset) e S (set) e uma ter-</p><p>ceira entrada de controle En (do inglês Enable, que significa habilitar). A seguir, observare-</p><p>mos a representação gráfica de um Latch RS com a identificação de suas entradas e saídas.</p><p>Figura 51 - CIRCUITO ASTÁVEL (AUTOR).</p><p>Figura 52 - CIRCUITO MONOESTÁVEL (AUTOR).</p><p>Figura 53 - REPRESENTAÇÃO DE UM</p><p>LATCH RS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra um diagrama de um circuito astável. À esquerda da</p><p>imagem, um bloco com a descrição “Astável”, que possui a descrição de uma saída; à direita, um</p><p>gráfico com o eixo horizontal sendo o tempo t e no eixo vertical, o nível lógico 0 e 1. Neste gráfico,</p><p>período T1 possui nível lógico 0 e o T2, nível lógico 1, em uma onda quadrada.</p><p>Descrição da imagem: a imagem ilustra um circuito</p><p>monoastável. Consta um gráfico com o eixo horizontal sendo</p><p>o tempo t e no eixo vertical, o nível lógico 0 e 1. Neste gráfico,</p><p>período T (“Período quase instável”) possui nível lógico 1 e o</p><p>na sequência, o “Período indeterminado (estável)”, com o nível</p><p>lógico 0, em uma onda quadrada.</p><p>Descrição da imagem: a imagem ilustra uma representação de</p><p>um latch RS. Este possui um bloco com 3 entradas (“Entrada</p><p>Set” como S, “Entrada En” e “Entrada Reset” como R) e 2 saídas</p><p>(“Saída principal” como Q e “Saída secundária” como Q).</p><p>Um circuito monoestável caracteriza-se por permanecer num nível lógico (nível qua-</p><p>se instável) por um determinado período T. Após esse período, seu nível lógico é alterado</p><p>e ele permanece na nova condição por um tempo indeterminado (período estável). Os cir-</p><p>cuitos monoestáveis são utilizados como disparadores temporizados, sendo o momento de</p><p>disparo (mudança do nível lógico da saída) ajustado de acordo com a necessidade, ou con-</p><p>trolado por pulso externo.</p><p>61CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A seguir, vamos analisar o funcionamento de um Latch RS Básico (sem entrada Enab-</p><p>le) a partir de seus elementos constitutivos. A análise servirá de base para os demais estudos</p><p>posteriores sobre latches e flip-flops.</p><p>ANÁLISE DE UM LATCH RS BÁSICO</p><p>Um Latch RS básico (sem a entrada Enable) pode ser construído com duas portas</p><p>Não-E. Pela análise do exposto a seguir, perceberemos que existem dois elos de realimen-</p><p>tação conectando as saídas às entradas das portas Não-E. É preciso analisar cada caso para entender o comportamento do Latch:</p><p>• Caso 1: R = 0,S = 0 e Qa = 0 (por consequência, Qa = 1).</p><p>Inicia-se a análise atribuindo os estados às respectivas variáveis e, então, verifica-se</p><p>o comportamento da saída.</p><p>Assim, considerando os estados indicados no caso 1, há a seguinte situação:</p><p>Figura 54 - LATCH RS BÁSICO (AUTOR).</p><p>Figura 55 - ESTADOS DAS VARIÁVEIS PARA O CASO 1 (AUTOR).</p><p>Tabela 18 - PROPOSTA PARA TABELA-VERDADE DO LATCH RS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico. Este é composto pelas</p><p>entradas S e R, seguindo para um inversor cada, entrando em cada uma das 2</p><p>portas Não-E. A saída Q se conecta na entrada da porta Não-E na parte inferior e a</p><p>saída Q na porta Não-E superior.</p><p>Descrição da imagem: a imagem ilustra um circuito lógico.</p><p>Este é composto pelas entradas S e R com nível de sinal 0,</p><p>seguindo para um inversor cada, entrando em cada uma das</p><p>2 portas Não-E. A saída Q se conecta na entrada da porta</p><p>Não-E na parte inferior (nível de sinal 0) e a saída Q na porta</p><p>Não-E superior (nível de sinal 1).</p><p>Para podermos analisar o comportamento do circuito, é necessário realizar a construção</p><p>da sua tabela-verdade, considerando as seguintes variáveis de entrada: R, S e Qa. Qa repre-</p><p>senta o valor (estado) da saída Q antes da aplicação dos valores das entradas R e S, ou seja, Qa</p><p>é o estado anterior de Q. Como saída, temos a variável Qf, que representa o valor futuro de Q.</p><p>62CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>É possível verificar que, na porta Não-E de número 1, são aplicados dois níveis lógicos</p><p>1 (ALTOS), assim, sua saída Q deverá ser 0 (BAIXO). Q já era 0 no início da análise, então, esta</p><p>variável não se alterará na condição. Em outras palavras, o valor de Q anterior é igual ao seu</p><p>valor futuro, este que pode ser expresso da forma booleana: Qa = Qf = 0.</p><p>• Caso 2: R = 0,S = 0 e Qa = 1.</p><p>Fazendo a análise da porta Não-E</p><p>superior, verifica-se que a seguinte operação é reali-</p><p>zada: Q = 1.0 = 1. Logo, a variável Q, que valia 1 no início da análise, continuará valendo 1 após a</p><p>aplicação das entradas. Assim, trata-se, também, de uma condição estável em que: Qa = Qf = 1.</p><p>• Caso 3: R = 1,S = 0 e Qa = 0.</p><p>Trata-se de mais uma condição estável em que Qa = Qf = 0.</p><p>• Caso 4: R = 1,S e Qa = 1.</p><p>Figura 56 - ESTADOS DAS VARIÁVEIS PARA O CASO 2 (AUTOR).</p><p>Figura 58 - ESTADOS DAS VARIÁVEIS PARA O CASO 4 (AUTOR).</p><p>Figura 57 - ESTADOS DAS VARIÁVEIS</p><p>PARA O CASO 3 (AUTOR).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico. Este é</p><p>composto pelas entradas S e R com nível de sinal 0, seguindo para</p><p>um inversor cada, entrando em cada uma das 2 portas Não-E. A</p><p>saída Q se conecta na entrada da porta Não-E na parte inferior (nível</p><p>de sinal 1) e a saída Q na porta Não-E superior (nível de sinal 0).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico.</p><p>Este é composto pelas entradas S e R com nível de sinal 1 e 0,</p><p>respectivamente, seguindo para um inversor cada, entrando em</p><p>cada uma das 2 portas Não-E. A saída Q se conecta na entrada da</p><p>porta Não-E na parte inferior (nível de sinal 0) e a saída Q na porta</p><p>Não-E superior (nível de sinal 1).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico. Este é composto pelas entradas S</p><p>e R com nível de sinal 0 e 1, respectivamente, seguindo para um inversor cada, entrando em</p><p>cada uma das 2 portas Não-E. A saída Q se conecta na entrada da porta Não-E na parte inferior</p><p>(nível de sinal 1 → 0) e a saída Q na porta Não-E superior (nível de sinal 0 → 1).</p><p>Verifica-se que a condição é instável, pois há mudança no estado de Q. O que provoca a</p><p>alteração é a porta Não-E inferior, cuja saída é a variável Q. Vamos analisar:</p><p>• Inicialmente, Q = 0 (pois Qa = 1, logo Qa = 0.</p><p>• Os sinais aplicados na entrada da 2ª Porta Não-E são 0 e 1, assim, Qa = 1.0 = 1. A alteração,</p><p>por sua vez, implica que Q mude para 0.</p><p>• Após essas alterações, a condição das entradas permanece inalterada (condição está-</p><p>vel), assim, Qf = 0.</p><p>63CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>• Caso 5: R = 0,S = 1 e Qa = 0.</p><p>É um caso estável, pois Qf = Qa = 1.</p><p>• Caso 7: R = 1,S = 1 e Qa = 0.</p><p>Figura 59 - ESTADOS DAS VARIÁVEIS PARA O CASO 5 (AUTOR).</p><p>Figura 60 - ESTADOS DAS VARIÁVEIS PARA O CASO 6 (AUTOR).</p><p>Figura 60 - ESTADOS DAS VARIÁVEIS PARA O CASO 6 (AUTOR).</p><p>Figura 62 - ESTADOS DAS VARIÁVEIS PARA O</p><p>CASO 8 (AUTOR).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico. Este é composto pelas entradas S</p><p>e R com nível de sinal 1 e 0, respectivamente, seguindo para um inversor cada, entrando em</p><p>cada uma das 2 portas Não-E. A saída Q se conecta na entrada da porta Não-E na parte inferior</p><p>(nível de sinal 0 → 1) e a saída Q na porta Não-E superior (nível de sinal 1 → 0).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico.</p><p>Este é composto pelas entradas S e R com nível de sinal</p><p>1 e 0, respectivamente, seguindo para um inversor cada,</p><p>entrando em cada uma das 2 portas Não-E. A saída Q se</p><p>conecta na entrada da porta Não-E na parte inferior (nível de</p><p>sinal 1) e a saída Q na porta Não-E superior (nível de sinal 0).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico.</p><p>Este é composto pelas entradas S e R com nível de sinal 1,</p><p>seguindo para um inversor cada, entrando em cada uma das</p><p>2 portas Não-E. A saída Q se conecta na entrada da porta</p><p>Não-E na parte inferior (nível de sinal 1) e a saída Q na porta</p><p>Não-E superior (nível de sinal 0 → 1).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico.</p><p>Este é composto pelas entradas S e R com nível de sinal 1 e 0,</p><p>respectivamente, seguindo para um inversor cada, entrando em</p><p>cada uma das 2 portas Não-E. A saída Q se conecta na entrada</p><p>da porta Não-E na parte inferior (nível de sinal 1) e a saída Q na</p><p>porta Não-E superior (nível de sinal 0).</p><p>A situação é instável, pois Q, inicialmente, valendo 0, terá seu valor alterado para 1,</p><p>pela aplicação dos sinais de entrada: Q = 1.0 = 1. Após a alteração, o sistema permanece está-</p><p>vel, assim, pode-se afirmar que Qf = 1.</p><p>• Caso 6: R = 0,S = 1 e Qa = 1.</p><p>É uma situação instável, pois Q valendo, inicialmente 0, terá seu valor alterado para 1,</p><p>pois Q = 1.0 = 1. No entanto, deve-se verificar que, no fim, a saída continuará valendo 1, pois</p><p>Q = 1.0 = 1. A situação fere o princípio de que as saídas do Latch devem sempre apresentar</p><p>valores opostos. Assim, a situação não deve ser permitida Qf = Qf = 1.</p><p>• Caso 8: R = S = Qa = 1.</p><p>64CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Assim, considerando as observações indicadas, podemos reescrever a tabela-verdade</p><p>para o Latch RS de forma simplificada.</p><p>Pela análise, conclui-se que quando a entrada R (Reset) está ativa, a saída (principal)</p><p>do Latch RS é 0. Já quando a entrada S (Set) está ativa, a saída principal do Latch é 1. Para S =</p><p>R = 0, a saída Qf será igual a Qa, ou seja, o Latch memorizou o valor da saída (valor da saída</p><p>não se altera quando S = R = 0).</p><p>É uma situação instável, pois haverá mudança de estado na saída Q. No entanto, de</p><p>forma similar ao caso 7, a situação final será Qf = Qf = 1, uma condição não permitida.</p><p>Uma vez que todas as situações possíveis foram analisadas, podemos escrever a tabe-</p><p>la-verdade completa do Latch RS:</p><p>LATCH RS COM ENTRADA HABILITAR/ENABLE</p><p>O latch RS básico, visto anteriormente, tem suas saídas alteradas instantaneamente</p><p>com a mudança dos níveis aplicados nas entradas R e S. Podemos ampliar as possibilida-</p><p>des de funcionamento do Latch, adicionando uma terceira entrada de controle Habilitar,</p><p>ou Enable (em inglês). Assim, trocando as duas portas Inversoras por portas Não-E, há a</p><p>configuração a seguir.</p><p>Tabela 19 - TABELA-VERDADE COMPLETA DO LATCH RS (AUTOR).</p><p>Figura 63 - LATCH RS COM ENABLE (AUTOR).</p><p>Tabela 20 - TABELA-VERDADE COMPLETA DO LATCH RS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico. Este é composto pelas entradas S, R</p><p>e En, entrando em cada uma das 2 portas Não-E em primeiro nível. A saída de ambas as portas,</p><p>conectam-se em cada uma de novas 2 portas Não-E, que podemos chamar de segundo nível. A</p><p>saída Q se conecta na entrada da porta Não-E na parte inferior do segundo nível e a saída Q na</p><p>porta Não-E superior do segundo nível.</p><p>No circuito, se a entrada Enable for nível lógico Baixo, o sinal aplicado às portas Não-E</p><p>do Latch será Baixo também. Assim, não haverá qualquer alteração nas suas saídas, inde-</p><p>pendentemente de qual seja o sinal aplicado em R e S. Já se for aplicado nível lógico Alto na</p><p>entrada Enable, então, o Latch se comportará como analisado anteriormente.</p><p>65CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Assim, podemos afirmar que se a entrada Enable for nível Baixo, o</p><p>Latch fica travado na posição atual (Qf = Qa), tendo seu funcionamento</p><p>liberado apenas se Enable for nível Alto. Esse comportamento é mos-</p><p>trado na Tabela 21.</p><p>FLIP-FLOPS</p><p>Os sistemas digitais podem operar tanto no modo assíncrono quanto</p><p>no síncrono. Nos sistemas assíncronos, as saídas de circuitos lógicos po-</p><p>dem mudar de estado a qualquer momento em que uma ou mais entradas</p><p>também mudarem (TOCCI; MOSS, 2011).</p><p>Para os sistemas síncronos, o momento exato em que uma saída pode</p><p>mudar de estado é controlado por um sinal composto por uma sequência</p><p>de pulsos retangulares (trem de pulso), denominado de Clock. As tran-</p><p>sições, então, podem acontecer em dois momentos: na borda de subida</p><p>(transição do sinal 0 para 1) ou na borda de descida (transição do sinal 1</p><p>para 0). A borda de subida é, normalmente, denominada de transição po-</p><p>sitiva, enquanto a borda de descida é dita transição negativa.</p><p>Os elementos de memória utilizados nos circuitos sequenciais síncronos são denominados flip-</p><p>-flops. Um flip-flop é um circuito digital que possui duas entradas e duas saídas e é capaz de armazenar</p><p>um bit de informação. As duas entradas não são intercambiáveis: uma é reservada ao sinal de controle</p><p>(relógio) e a outra recebe o dado (bit) a ser armazenado. As saídas correspondem ao</p><p>dado (bit) armaze-</p><p>nado e ao seu complemento. O sinal de relógio determina o instante em que o flip-flop amostra o valor</p><p>do dado, podendo corresponder a uma borda de subida ou a uma borda de descida, dependendo de como</p><p>o flip-flop é constituído.</p><p>Desta forma, os flip-flops são circuitos sequenciais muito similares aos Latches, diferindo destes</p><p>pela existência de uma entrada de controle ativada por Clock. Assim, as saídas do Flip-flop só irão se</p><p>alterar quando o sinal de clock transicional positiva ou negativamente. Para diferenciar se o flip-flop é</p><p>ativado pela borda de subida ou de descida, há uma diferenciação na sua representação gráfica. Um pe-</p><p>queno círculo (sinal de Inversão ou Negação) é desenhado em frente à entrada de clock dos flip-flops</p><p>ativados pela borda de descida.</p><p>Tabela 21 - FUNCIONAMENTO DO LATCH COM ENTRADA ENABLE (EN) (AUTOR). Figura 64 - SINAIS DE CLOCK (Tocci e Moss, 2011, p. 185).</p><p>Descrição da imagem: a imagem ilustra a representação de 2</p><p>gráficos de sinais, sendo o tempo t no eixo horizontal e o nível lógico</p><p>0 e 1, no eixo vertical. Ambos são representações de ondas do tipo</p><p>quadrada com o nível lógico 1, possuindo 3 representações. O nível</p><p>lógico 1 central possui as descrições de “Transição positiva (borda de</p><p>subida)” e “Transição negativa (borda de descida)”. A diferença única</p><p>para ambos os gráficos é que no superior (A), o tempo de transição</p><p>possui um retardo em relação ao gráfico inferior (B); porém, ambos</p><p>possuem a transição negativa no mesmo momento de tempo.</p><p>66CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>FLIP-FLOPS RS</p><p>Um flip-flop (FF) RS funciona de forma muito semelhante ao Latch RS estudado ante-</p><p>riormente, com a diferença de que as transições nas saídas só poderão ocorrer na borda de</p><p>subida ou de descida do sinal de clock aplicado.</p><p>Considere o FF RS sensível à borda de subida (transição positiva) do sinal de clock.</p><p>A tabela-verdade do FF será apresentada a seguir. Observe que foi incluída uma coluna</p><p>que representa o Clock (CLK) com a indicação de uma seta para cima (↑), indicando que a</p><p>saída só poderá ser alterada na transição positiva do clock.</p><p>Pela forma como os FF e demais circuitos síncronos se comportam diante da entrada</p><p>de Clock, é conveniente, na maioria das vezes, analisar o comportamento desses circuitos</p><p>através de gráficos que apresentam a variação das entradas ao longo do tempo. Para exem-</p><p>plificar o tipo de análise, vamos considerar os gráficos que serão mostrados a seguir. En-</p><p>contram-se os sinais aplicados às entradas de um FF RS sensível à borda de subida, além da</p><p>forma de onda da saída Q.</p><p>Figura 65 - REPRESENTAÇÃO DE FLIP-FLOPS SENSÍVEIS À</p><p>TRANSIÇÃO POSITIVA (A) NEGATIVA (Tocci e Moss, 2011, p. 186).</p><p>Tabela 22 - TABELA-VERDADE DO FF RS DE TRANSIÇÃO POSITIVA (AUTOR).</p><p>Figura 67 - FORMAS DE ONDA EM UM FF RS (Tocci e Moss, 2011, p. 188).</p><p>Figura 66 - FF RS SENSÍVEL À BORDA DE</p><p>SUBIDA (AUTOR).</p><p>Descrição da imagem: a imagem ilustra 2</p><p>representações de clock. O da esquerda</p><p>(A), possui entradas, sendo a última o “CLK</p><p>é ativado por uma borda de subida” e o da</p><p>direita (B), idêntico ao A, porém com “CLK é</p><p>ativado por uma borda de descida”.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de clock. Este possui entradas S, CLK e R,</p><p>sendo o central descrito como “FF dispara na borda de</p><p>subida”. As saídas são representadas por Q e Q.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de 4 gráficos de sinais (S, R, CLK e Q),</p><p>sendo o tempo t no eixo horizontal e o nível lógico</p><p>0 e 1, no eixo vertical. Todos são representações de</p><p>ondas do tipo quadrada. No gráfico superior S, existem</p><p>2 níveis lógicos 1, no segundo gráfico R, apenas um</p><p>nível lógico 1, no terceiro CLK, 5 níveis lógicos 1 (sendo</p><p>representados pelo alfabeto de “a” a “j”) e no último</p><p>Q, 2 níveis lógicos 1 (sendo representados por “Set”,</p><p>“Reset” e “Set”, novamente.</p><p>67CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Ao analisarmos as formas de onda apresentadas, verificamos que:</p><p>• Inicialmente, as entradas estão em nível 0 (Baixo). Podemos considerar, então, que a</p><p>saída Q também estará em nível 0.</p><p>• O momento em que ocorre a primeira borda de subida está indicado por “a”. No instan-</p><p>te, R = S = 0, o que implica dizer que a saída não será alterada (pois Qf = Qa, conforme a</p><p>tabela-verdade). A saída Q continua a valer 0.</p><p>• A próxima análise a ser feita é quando ocorre a segunda borda de subida, indicada pela le-</p><p>tra “c”. No instante, S = 1 e R = 0 (diz-se que o FF é setado), com saída do FF RS no nível 1.</p><p>• A borda de subida seguinte ocorre no ponto “e”. No momento, os sinais aplicados à entra-</p><p>da do FF são S = 0 e R = 1 (diz-se que o FF é resetado), de modo que a saída Q vai para nível 0.</p><p>• Na borda de subida do quarto pulso de clock, pelo ponto g, S = 1 e R = 0. A condição faz o</p><p>FF ser setado, ou seja, Q vai para 1.</p><p>• No quinto pulso de Clock, as entradas estão nas mesmas condições anteriores (S = 1 e R =</p><p>0), de modo que Q continua igual a 1.</p><p>Finaliza-se a análise lembrando que a condição não deve ser permitida, pois ocasiona</p><p>uma condição ambígua (indeterminada) para a saída do FF.</p><p>FLIP-FLOP JK</p><p>O FF JK é montado a partir do FF RS, aplicando duas realimentações.</p><p>Figura 68 - LATCH JK MONTADO A PARTIR DO LATCH RS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de latch. Este possui entradas J, Clock</p><p>e K. As entradas J e K, conectam-se as 2 portas E cada; a saída da primeira porta E se conecta a</p><p>entrada S de um bloco, à direita; a saída da segunda porta E, a entrada R deste bloco; o Clock se</p><p>conecta à entrada central deste bloco. As saídas do bloco são descritas como Q (que se conecta</p><p>na entrada da porta E inferior) e Q (que se conecta na entrada da porta E superior) As saídas são</p><p>representadas por Q e Q. Na extremidade da figura, contornando o circuito, conta um quadrado</p><p>pontilhado, descrito como “FF JK”.</p><p>Para compreender o funcionamento do novo circuito, vamos montar sua tabela-ver-</p><p>dade, tendo, como entradas, as variáveis J, K e Qa e a saída é a variável Qf. O FF RS é sensível</p><p>à transição positiva do sinal do clock.</p><p>68CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A tabela-verdade completa do FF JK pode ser representada de</p><p>forma simplificada. O FF JK funciona de maneira similar ao FF RS</p><p>para as três primeiras combinações das entradas. No entanto, quan-</p><p>do ambas as entradas forem 1, o FF JK inverte sua saída. Essa última</p><p>condição era inválida no FF RS.</p><p>Assim, conclui-se que o FF JK apresenta algumas possibilidades</p><p>a mais de utilização pela sua capacidade de inverter o estado da saída</p><p>quando suas entradas forem nível Alto.</p><p>ENTRADAS PRESET E CLEAR</p><p>Um FF pode ter suas saídas ajustadas para um determinado nível desejado, em qualquer momento, através</p><p>de duas entradas especiais denominadas de Preset (Pr) e Clear (Clr), que são implementadas.</p><p>Pela análise, observa-se que as entradas Preset e Clear são interligadas nas portas Não-E próximas à saída</p><p>do circuito. Assim, a sua influência sobre as saídas Q independe do sinal de clock (ou Enable, no caso de se tratar</p><p>de um Latch). Então, as entradas Preset e Clear são classificadas como assíncronas (pois não dependem do clock).</p><p>Se um sinal de nível lógico Baixo for aplicado à entrada Preset, a saída Q assumirá nível lógico Alto. De modo</p><p>similar, um sinal de nível Baixo aplicado à entrada Clear faz com o que a saída Q assuma nível Alto e, consequen-</p><p>temente, Q será nível Baixo. É importante destacar que as entradas Preset e Clear não podem assumir nível lógi-</p><p>co Baixo simultaneamente, pois estariam forçando a saída Q a assumir os níveis lógicos Baixo e Alto ao mesmo</p><p>tempo, uma indeterminação.</p><p>Tabela 23 - TABELA-VERDADE COMPLETA DO LATCH RS (AUTOR).</p><p>Tabela 24 - TABELA SIMPLIFICADA DO FF JK (AUTOR).</p><p>Figura 69 - DIAGRAMA INTERNO DE UM FF JK COM ENTRADAS PRESET E CLEAR (AUTOR).</p><p>Descrição da imagem: a imagem ilustra um circuito lógico. Este é composto</p><p>pelas entradas J, K e Clk, entrando em cada uma das 2 portas Não-E em</p><p>primeiro nível. A</p><p>saída de ambas as portas, conectam-se em cada uma de</p><p>novas 2 portas Não-E, que podemos chamar de segundo nível. A saída Q se</p><p>conecta nas entradas das portas Não-E na parte inferior e a saída Q nas portas</p><p>Não-E superiores. Nas portas Não-E de primeiro nível, constam a entrada</p><p>do Clk (“Detector de Clock”); na entrada da porta Não-E de segundo nível, a</p><p>entrada “Pr” e na porta inferior de segundo nível, a entrada “Clr”.</p><p>69CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Logo, pode-se expressar o funcionamento das duas entradas na tabela-verdade.</p><p>A simbologia do FF JK com as entradas Preset e Clear é mostrada a seguir. Devemos no-</p><p>tar que as entradas Preset e Clear são do tipo Ativo Baixo (agem no circuito quando seu nível</p><p>lógico for Baixo) e, assim, um sinal de Inversão é utilizado junto a elas no desenho do FF.</p><p>SOMADORES E SUBTRATORES</p><p>Em sistemas digitais, frequentemente são necessários circuitos que realizem opera-</p><p>ções aritméticas. Somar ou subtrair números, por exemplo, são operações muito comuns em</p><p>computadores e diversos sistemas digitais, sendo realizadas geralmente como algarismos</p><p>na forma binária. Os responsáveis por essas operações são os circuitos aritméticos, utiliza-</p><p>dos principalmente na construção da ULA (Unidade Lógica Aritmética), dos microprocessa-</p><p>dores e disponíveis também, em circuitos integrados.</p><p>Somadores e subtratores são circuitos combinacionais dedicados que executam, res-</p><p>pectivamente, as operações aritméticas de adição e subtração no sistema binário. Esses</p><p>circuitos fazem parte de um subsistema da ULA que, por sua vez, é a parte principal de</p><p>uma calculadora eletrônica ou, ainda, do microprocessador, que é o cérebro de um com-</p><p>putador (LOURENÇO, 2009).</p><p>Dentre os circuitos aritméticos, existem os somadores e os subtratores. Basicamen-</p><p>te, são 2 tipos de circuitos somadores: o meio somador (half adder) e o somador completo</p><p>(full adder), assim como 2 tipos de circuitos subratores: o meio subtrator (half subtractor) e</p><p>o subtrator completo (full subtractor):</p><p>• meio somador (half adder): possibilita a soma de 2 números binários de 1 bit; possui 2</p><p>bits de entrada e 2 bits de saída (soma + carry);</p><p>• somador completo (full adder): possibilita a soma de 2 números binários de 1 bit + o car-</p><p>ry anterior; possui 3 bits de entrada (A + B + carry) e 2 bits de saída (soma + carry);</p><p>• meio subtrator (half subtractor): possibilita a subtração de 2 números binários de 1 bit;</p><p>possui 2 bits de entrada e 2 bits de saída (subtração + borrow);</p><p>• subtrator completo (full subtractor): possibilita a soma de 2 números binários de</p><p>1 bit + o borrow anterior; possui 3 bits de entrada (A + B + borrow) e 2 bits de saída</p><p>(subtração + borrow).</p><p>Tabela 25 - TABELA-VERDADE DAS ENTRADAS PR E CLR (AUTOR).</p><p>Figura 70 - SÍMBOLO DO FF JK COM ENTRADAS PRESET E CLEAR (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de clock. Este</p><p>possui entradas J, CLK, K, Clr e Pr. As saídas são representadas por Q e Q.</p><p>70CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>CIRCUITOS PARA ARITMÉTICA DIGITAL</p><p>INTRODUÇÃO A UNIDADE LÓGICA ARITMÉTICA (ULA)</p><p>Segundo Tocci e Moss (2011), circuitos aritméticos são sistemas digitais construídos</p><p>utilizando lógica booleana capazes de efetuar as quatro operações fundamentais da álgebra</p><p>Euclideana. Tais sistemas são a base dos computadores é residem em um subsistema pre-</p><p>sente em todos os processadores conhecido como ULA - Unidade Lógica e Aritmética.</p><p>Uma Unidade Lógica e Aritmética (ULA) recebe os dados armazenados na memória e</p><p>executa operações aritméticas e lógicas com instruções provenientes da unidade de contro-</p><p>le, conforme ilustrado na Figura 71.</p><p>A unidade de controle é instruída a adicionar um número específico de um local da</p><p>memória para um número armazenado no registrador acumulador; o número é transferido</p><p>da memória para o registrador B; o número no registrador B e o número do registador acu-</p><p>mulador são somados no circuito lógico e o resultado é enviado para o acumulador para ser</p><p>armazenado e, por fim, o novo número permanece no acumulador para outras operações ou</p><p>pode ser transferido para a memória para ser armazenado.</p><p>Desta forma, a ULA pode realizar diversas operações, entre elas: adição, subtração,</p><p>operações lógicas (E, OU, XOR, INVERSÃO), deslocamento (à esquerda e à direita) e compa-</p><p>ração. As unidades aritméticas e lógicas realizam, também, as operações de multiplicação</p><p>e divisão. As operações são realizadas pela leitura de dois registradores fontes do banco de</p><p>registradores, e com a escrita do resultado no registrador de destino.</p><p>CIRCUITOS ARITMÉTICOS</p><p>Segundo Tocci e Moss (2011), circuitos aritméticos são sistemas digitais construídos</p><p>utilizando lógica booleana capazes de efetuar as quatro operações fundamentais da álgebra</p><p>Euclideana. Tais sistemas são a base dos computadores é residem em um subsistema pre-</p><p>sente em todos os processadores conhecido como ULA - Unidade Lógica e Aritmética.</p><p>O objetivo central da ULA é receber dados binários armazenados na memória e execu-</p><p>tar operações aritméticas e lógicas neles, seguindo as instruções provenientes da unidade de</p><p>controle. A ULA possui, no mínimo, dois registradores: o registrador e o acumulador. Além Figura 71 – UNIDADE LÓGICA E ARITMÉTICA (TOCCI e MOSS, 2011).</p><p>Descrição da imagem: a</p><p>imagem ilustra um circuito</p><p>lógico e aritmético. Neste,</p><p>contém 5 blocos descritos</p><p>como “Unidade de memória”,</p><p>à esquerda, “Acumulador”,</p><p>ao centro superior, “Circuitos</p><p>lógicos”, ao centro da</p><p>imagem, “Registrador B”, ao</p><p>centro inferior e “Unidade de</p><p>Controle”, à direita.</p><p>71CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>disso, a ULA contém uma lógica combinacional responsável por realizar operações aritméti-</p><p>cas e lógicas nos números binários, que estão armazenados no registrador e no acumulador.</p><p>Em uma operação de soma, por exemplo, a sequência de ações ocorre da seguinte forma:</p><p>• O fluxo de operação inicia-se com a unidade de controle recebendo as instruções da uni-</p><p>dade de memória que indicam que um número específico armazenado em um endereço</p><p>da memória será somado ao número armazenado no registrador acumulador;</p><p>• Posteriormente, o número a ser somado é transferido da memória para o registrador;</p><p>• Em seguida, a ULA realiza a operação aritmética com os números no registrador e acu-</p><p>mulador, utilizando seu circuito lógico, sob o comando da unidade de controle. O resul-</p><p>tado dessa operação é então enviado de volta para o acumulador, onde é armazenado;</p><p>• O novo número armazenado no acumulador pode ser mantido para a realização de uma</p><p>nova operação de soma, ou, se a operação aritmética específica for concluída, o resulta-</p><p>do pode ser armazenado na memória.</p><p>A sequência de passos supracitados é responsável pela escolha do nome do registrador</p><p>acumulador. Esse registrador acumula o resultado da soma quando realiza sucessivas adi-</p><p>ções entre um novo número e a soma previamente acumulada.</p><p>Em problemas aritméticos que requerem vários passos, o acumulador geralmente ar-</p><p>mazena os resultados intermediários à medida que são concluídos, bem como o resultado</p><p>quando o problema é concluído. Isso faz com que o registrador acumulador seja uma parte</p><p>fundamental da ULA em muitos sistemas de computador.</p><p>CIRCUITOS SOMADORES E SUBTRATORES</p><p>Neste capítulo, serão abordados os circuitos aritméticos somadores e subtratores, tra-</p><p>zendo a composição e lógica utilizadas nestes.</p><p>CIRCUITOS SOMADORES</p><p>O circuito meio somador (half adder) básico é composto por duas entradas binárias A</p><p>e B que representam os bits a serem somados, uma saída S que representa o resultado da</p><p>soma e uma saída C0 que representa o vai-um ou carry-out. O nome meio somador é porque</p><p>ele não realiza a soma do carry-out vindo de uma possível operação anterior. A tabela-ver-</p><p>dade e o diagrama de blocos da Figura 72 representam essa operação.</p><p>Figura 72 – TABELA-VERDADE E DIAGRAMA DE BLOCOS DO</p><p>MEIO SOMADOR (LOURENÇO, 2009).</p><p>Descrição da imagem: a imagem ilustra uma</p><p>tabela-verdade de 2 entradas, A e B, uma saída</p><p>S</p><p>e 1 saída descrita como C0. À direita da imagem,</p><p>uma ilustração de um CI meio somador.</p><p>72CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Analisando a tabela-verdade do meio somador, obtém-se as seguintes expressões bo-</p><p>oleanas para a soma (S) e o carry-out (C0):</p><p>S = A.B + A.B = A ⊕ B e C0 = A.B</p><p>A implementação do circuito do meio somador, de acordo com as expressões boolea-</p><p>nas obtidas, é mostrado na Figura 73.</p><p>O circuito somador completo (full adder) é composto por três entradas binárias A, B e</p><p>Ci que representam os bits a serem somados, sendo Ci (carry-in) o correspondente ao vai-um</p><p>(carry-out) de uma possível operação anterior. Possui também duas saídas, uma que repre-</p><p>senta o resultado da soma (S) e outra (C0) que representa o vai-um ou carry-out dessa opera-</p><p>ção. A tabela-verdade e o diagrama de blocos da Figura 74 representam essa operação.</p><p>A implementação do circuito do somador completo, de acordo com as expressões bo-</p><p>oleanas obtidas, é mostrado na Figura 75.Figura 73 – CIRCUITO LÓGICO DO MEIO SOMADOR (LOURENÇO, 2009).</p><p>Figura 75 – CIRCUITO LÓGICO DO SOMADOR COMPLETO</p><p>(LOURENÇO, 2009).</p><p>Figura 74 – TABELA-VERDADE E DIAGRAMA DE BLOCOS DO SOMADOR COMPLETO (LOURENÇO, 2009).</p><p>Descrição da imagem: a imagem ilustra um CI meio somador, contendo duas portas lógicas:</p><p>OU e uma AND, uma saída S e 1 saída descrita como C0.</p><p>Descrição da imagem: a imagem ilustra uma tabela-verdade de 3 entradas, A, B e Ci, uma saída S</p><p>e 1 saída descrita como C0. À direita da imagem, uma ilustração de um CI somador completo.</p><p>Descrição da imagem: a imagem ilustra um CI</p><p>somador completo, contendo seis portas lógicas:</p><p>duas NOU, quatro AND e uma OU, uma saída S e 1</p><p>saída descrita como C0.</p><p>73CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Associando os blocos do meio somador e do somador completo em série, pode-se, en-</p><p>tão, obter somadores de vários bits.</p><p>CIRCUITOS SUBTRATORES</p><p>O circuito meio subtrator (half subtractor) básico é composto por duas entradas biná-</p><p>rias A e B que representam os bits minuendo e subtraendo, uma saída S que representa o re-</p><p>sultado da subtração e uma saída B0 que representa o vem-um ou borrow-out. O nome meio</p><p>subtrator é porque ele não considera o borrow-out vindo de uma possível operação anterior.</p><p>A tabela-verdade e o diagrama de blocos da Figura 76, representam essa operação.</p><p>Analisando a tabela-verdade do meio subtrator, obtém-se as seguintes expressões</p><p>booleanas para a subtração (S) e o borrow-out (B0):</p><p>S = A.B + A.B = A ⊕ B e B0 = A.B</p><p>A implementação do circuito do meio subtrator, de acordo com as expressões boolea-</p><p>nas obtidas, é mostrado na Figura 77.</p><p>O circuito subtrator completo (full subtractor) é composto por três entradas binárias</p><p>A, Bi e B que representam os bits minuendo, borrow-in (correspondente ao borrow-out ou</p><p>vem-um de uma possível operação anterior) e subtraendo, uma saída S que representa o</p><p>resultado da subtração e uma saída B0 que representa o vem-um ou borrow-out dessa ope-</p><p>ração. A tabela-verdade e o diagrama de blocos da Figura 78, representam essa operação.</p><p>Figura 76 – TABELA-VERDADE E DIAGRAMA DE BLOCOS DO MEIO SUBTRATOR (LOURENÇO, 2009).</p><p>Figura 77 – CIRCUITO LÓGICO DO MEIO SUBTRATOR (LOURENÇO, 2009).</p><p>Figura 78 – TABELA-VERDADE E DIAGRAMA DE BLOCOS DO SUBTRATOR COMPLETO (LOURENÇO, 2009).</p><p>Descrição da imagem: a imagem ilustra uma tabela-verdade</p><p>de 2 entradas, A e B, uma saída S e 1 saída descrita como B0.</p><p>À direita da imagem, uma ilustração de um CI meio subtrator.</p><p>Descrição da imagem: a imagem ilustra um CI meio subtrator,</p><p>contendo duas portas lógicas: NOU e uma AND, uma saída S e 1</p><p>saída descrita como B0.</p><p>Descrição da imagem: a imagem ilustra uma tabela-verdade de 3 entradas, A, B e Bi, uma saída S</p><p>e 1 saída descrita como B0. À direita da imagem, uma ilustração de um CI subtrator completo.</p><p>A implementação do circuito do subtrator completo, de acordo com as expressões bo-</p><p>oleanas obtidas, é mostrado na Figura 79.</p><p>74CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Associando os blocos do meio subtrator e do subtrator completo em série, pode-se,</p><p>então, obter subtratores de vários bits.</p><p>SÍNTESE</p><p>Nesta unidade, abordamos os circuitos lógicos sequenciais e os circuitos para a arit-</p><p>mética digital. Foram abordados os temos de grande relevância para a eletrônica, que são</p><p>as composições de armazenamento de informações digitais, as chamadas memórias. Com</p><p>base neste tipo de estruturação digital, iniciamos a descrição dos fatores de combinações</p><p>que podem resultar em calculadoras, através de Unidades Lógicas Aritméticas, as chamadas</p><p>ULAs. Foram apresentados circuitos capazes de realização de soma e subtração de codifica-</p><p>ções binárias, bem como a composição destes para aplicação em circuitos eletrônicos.</p><p>Figura 79 – CIRCUITO LÓGICO DO SUBTRATOR COMPLETO (LOURENÇO, 2009).</p><p>Descrição da imagem: a imagem ilustra um CI somador completo, contendo seis portas</p><p>lógicas: duas NOU, três AND e uma OU, uma saída S e 1 saída descrita como B0.</p><p>75CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>1. A parte combinacional de um circuito sequencial recebe sinais lógicos das entradas externas e saídas</p><p>memorizadas. Os elementos de memória mais empregados são o Flip-Flop e o Latch, que são imple-</p><p>mentados a partir de portas lógicas. Dado essa afirmação, marque a opção que descreve como são divi-</p><p>didos os circuitos sequenciais:</p><p>a. Astáveis, biestáveis e triestáveis.</p><p>b. Astáveis, monoestáveis e biestáveis.</p><p>c. Biastáveis, triestáveis e quadriestáveis.</p><p>d. Astáveis e triastáveis.</p><p>e. Nenhuma das alternativas.</p><p>2. Nos circuitos sequenciais, além das combinações das variáveis de entrada, o estado anterior da saída pode</p><p>ser determinante para definir o estado atual. Da mesma forma, o estado atual da saída influenciará o esta-</p><p>do futuro. Diante disto, marque qual o tipo de latch que tem suas saídas alteradas instantaneamente com</p><p>a mudança dos níveis aplicados nas entradas R e S:</p><p>a. Latch com entrada Habilitar/Enable.</p><p>b. Latch com entrada JK.</p><p>c. Latch RS básico.</p><p>d. Latch com entrada Preset/Clear.</p><p>e. Células intercaladas no sentido vertical.</p><p>3. Um FF pode ter suas saídas ajustadas para um determinado nível de-</p><p>sejado, em qualquer momento, através de duas entradas especiais</p><p>denominadas de Preset (Pr) e Clear (Clr), que são implementadas.</p><p>Sendo assim, observa-se que as entradas Preset e Clear são interli-</p><p>gadas nas portas Não-E próximas à saída do circuito. Assim, a sua</p><p>influência sobre as saídas Q independe do sinal de clock (ou Enable,</p><p>no caso de se tratar de um Latch). Então, as entradas Preset e Clear são</p><p>classificadas como assíncronas (pois não dependem do clock). Por-</p><p>tanto, se um sinal de nível lógico Baixo for aplicado à entrada Preset,</p><p>marque a alternativa que descreve o nível de saída Q resultante.</p><p>a. a saída Q assumirá nível lógico Alto.</p><p>b. a saída Q assumirá nível lógico Baixo.</p><p>c. a saída Q assumirá nível lógico de acordo com a entrada do Cle-</p><p>ar, exclusivamente.</p><p>d. a saída Q assumirá nível lógico indeterminado.</p><p>e. a saída Q assumirá nível lógico dependente da entrada do J e K,</p><p>unicamente.</p><p>76CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>4. A Figura 80 a seguir, descreve um comportamento diante da aplicação de algumas formas de onda.</p><p>Para aprofundarmos o entendimento do funcionamento do FF JK, descreva a análise do comportamento das</p><p>formas de onda da Figura 77.</p><p>5. A Figura 81 a seguir, descreve um comportamento diante da aplicação de algumas formas de onda.</p><p>Desta forma, analise a forma de onda da saída Q, de acordo com os sinais aplicados às entradas J, K e Clock,</p><p>da Figura 78. Considere, inicialmente, Q = 0.</p><p>Figura 80 - FORMAS DE ONDA DAS ENTRADAS E SAÍDA DE UM FF JK (Floyd, 2007, p. 401).</p><p>Figura 81 - FORMAS DE ONDA DAS ENTRADAS E SAÍDA DE UM FF JK (Floyd, 2007, p. 401).</p><p>Gabarito:</p><p>1. Resposta B. As saídas do circuito são, em parte, enviadas para o</p><p>elemento de memória para, na sequência, haver realimentação</p><p>na entrada do circuito combinacional. Diante disto, os circuitos</p><p>sequenciais podem ser divididos em três</p><p>grandes categorias: astáveis,</p><p>monoestáveis e biestáveis.</p><p>2. Resposta C. O Latch RS básico possui suas saídas alteradas</p><p>instantaneamente com a mudança dos níveis aplicados nas entradas R</p><p>e S. Sendo assim, observando os demais Latch, se faz possível ampliar</p><p>as possibilidades de funcionamento do deste, adicionando uma</p><p>terceira entrada de controle Habilitar, ou Enable (em inglês).</p><p>3. Resposta A. Se um sinal de nível lógico Baixo for aplicado à entrada</p><p>Preset, a saída Q assumirá nível lógico Alto. De modo similar, um sinal</p><p>de nível Baixo aplicado à entrada Clear faz com o que a saída Q assuma</p><p>nível Alto e, consequentemente, Q será nível Baixo. É importante</p><p>destacar que as entradas Preset e Clear não podem assumir nível lógico</p><p>Baixo simultaneamente, pois estariam forçando a saída Q a assumir os</p><p>níveis lógicos Baixo e Alto ao mesmo tempo, uma indeterminação.</p><p>4. Resposta esperada: Descrição da análise:</p><p>• Inicialmente, temos que ter em mente que a saída do FF só poderá ser</p><p>alterada na borda de descida do sinal de clock.</p><p>• No primeiro pulso do sinal de clock, as entradas J e K estão em nível</p><p>lógico Alto, causando a inversão do sinal da saída Q.</p><p>• No segundo sinal de clock, as entradas J e K estão em nível Baixo,</p><p>assim, não há alteração na saída Q.</p><p>• No terceiro pulso de clock, temos J = 0 e K = 1, gerando Q = 0.</p><p>• No quarto pulso de clock, temos J = 1 e K = 0, gerando Q = 1.</p><p>• No quinto pulso de clock, temos J = 1 e K = 0, gerando Q = 1 (a saída já</p><p>estava em nível Alto desde o quarto pulso).</p><p>5. Resposta esperada: A análise do problema é feita de forma similar da</p><p>Questão 4. Deve-se verificar qual o comportamento da saída Q sempre</p><p>que houver uma transição positiva do sinal de Clock.</p><p>77CIRCUITOS DIGITAIS I</p><p>REFERÊNCIAS SUMÁRIO</p><p>BARA, Marco A. S., Raciocínio Lógico e Introdução à Álgebra de Boole. Rio do Janeiro-RJ, Editora</p><p>Freias Batos, 2022. Acesso em: 02 de Jul de 2023.</p><p>BROWN, Stephen; VRANESIC, Zvonko. Fundamentals of Digital Logic with VHDL Design. McGraw-</p><p>-Hill Higher Education (a McGraw-Hill Company), 2000 (http://www.mhhe.com/engcs/electrical/</p><p>brownvranesic )</p><p>DIAGO, R.; AMARAL, V. M.; HORTA, E. Eletrônica: eletrônica digital. São Paulo: Fundação Padre An-</p><p>chieta, 2011.</p><p>DUARTE, Marcelo de A. Eletrônica Analógica Básica. Editora LTC, Grupo GEN, 2017. E-book. ISBN</p><p>9788521633679. Disponível em: https://integrada.minhabiblioteca.com.br/#/books/9788521633679/.</p><p>Acesso em: 06 jan. 2024.</p><p>FLOYD, T. L. Sistemas digitais: fundamentos e aplicações. 9. ed. Porto Alegre: Bookman, 2007.</p><p>GAJSKI, Daniel D. Principles of Digital Design, New Jersey: Prentice Hall, 1997 (ISBN 0-13-301144-5)</p><p>GÜNTZEL, José Luís; NASCIMENTO, Francisco Assis do. Introdução aos sistemas digitais. v.2001/1.</p><p>Disponível em: <http://www.inf.ufsc.br/~guntzel/isd/isd1.pdf>. Acesso em: 06 jan. 2024.</p><p>78CIRCUITOS DIGITAIS I</p><p>REFERÊNCIAS SUMÁRIO</p><p>IDOETA, I. V.; CAPUANO, F. G. Elementos de eletrônica digital. 40. ed. São Paulo: Editora Érica, 2008.</p><p>JUNIOR, Rosumiro Trindade; JULIÃO, Jodelson Moreira. Circuitos Digitais. Rede e-Tec Brasil: Centro</p><p>de Educação Tecnológica do Amazonas, 2012.</p><p>LOURENÇO, Antônio Carlos de; CRUZ, Eduardo César A.; FERREIRA, Sabrina R.; et al. Circuitos Digi-</p><p>tais - Estude e Use. São Paulo: Editora Saraiva, 2009. E-book. ISBN 9788536518213. Disponível em:</p><p>https://integrada.minhabiblioteca.com.br/#/books/9788536518213/. Acesso em: 26 jan. 2024.</p><p>MANO, M. Morris; Computer Engineering: Hardware Design. New Jersey: Prentice Hall, 1988 (ISBN</p><p>0-13-162926-3)</p><p>PAIXÃO, Renato R.; JÚNIOR, José Carlos de S. Circuitos Eletroeletrônicos - Fundamentos e Desen-</p><p>volvimento de Projetos Lógicos. São Paulo: Editora Saraiva, 2014. E-book. ISBN 9788536518244.</p><p>Disponível em: https://integrada.minhabiblioteca.com.br/#/books/9788536518244/. Acesso em: 25</p><p>jan. 2024.</p><p>TOCCI, R. J.; MOSS, G. L. Sistemas digitais: princípios e aplicações. 11. ed. São Paulo: Pearson Prenti-</p><p>ce Hall, 2011.</p><p>Introdução das Grandezas Analógicas e Digitais</p><p>Grandezas Analógicas</p><p>Grandezas Digitais</p><p>Sistemas de Numeração</p><p>Operações Aritméticas Binárias</p><p>SÍNTESE</p><p>Portas Lógicas e Circuitos Integrados Digitais (CIs)</p><p>Portas Lógicas</p><p>Lógica Combinacional</p><p>Composição de Tabelas-verdade</p><p>Introdução aos CIs</p><p>Álgebra Booleana</p><p>Teoremas de Morgan</p><p>Simplificações de Expressões pelos Teoremas de Boole</p><p>SÍNTESE</p><p>Circuitos Combinacionais</p><p>Simplificações por Mapa de Karnaugh</p><p>Estrutura Geral dos Mapas de Karnaugh</p><p>Operações envolvendo Circuitos Lógicos</p><p>Codificadores e Decodificadores</p><p>SÍNTESE</p><p>Circuitos Lógicos Sequenciais</p><p>Circuitos Assíncronos</p><p>Circuitos Síncronos</p><p>Latches</p><p>Flip-Flops</p><p>Somadores e Subtratores</p><p>Circuitos para Aritmética Digital</p><p>SÍNTESE</p><p>uma forma digital por processos denominados de amostra-</p><p>gem e quantização. Portanto, um sistema digital é composto de dispositivos projetados para</p><p>processarem sinais que estão representados em formato digital (discreto).</p><p>Com o uso de sistemas analógicos, segundo Júnior e Julião (2012), o conjunto de va-</p><p>lores representados é considerado infinito, o que torna o seu controle, de certa forma, bem</p><p>mais complexo. No entanto, com a utilização de um sistema digital, os valores represen-</p><p>tados passam a ser um número estabelecido, ou seja, finito, tornando o seu controle muito</p><p>mais simples.</p><p>O sistema digital nos permite utilizar uma técnica de numeração extremamente sim-</p><p>ples em relação a analógica, pois trabalha com sinais discretos, ou seja, facilmente nume-</p><p>rados. Podemos representá-los com a numeração binária (conjunto universo com apenas</p><p>dois números: 0 (nível baixo) e 1 (nível alto)). Em contrapartida, o sistema analógico, por</p><p>ter sinais contínuos, requer um sistema numérico mais complexo para representação dos</p><p>seus resultados.</p><p>7CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Dentre as vantagens de sistemas digitais em relação aos sistemas</p><p>analógicos, podemos citar seis fatores:</p><p>• processamento e Transmissão de sinais (informação);</p><p>• armazenamento de informações;</p><p>• maior simplicidade de projeção;</p><p>• maior precisão e exatidão nos dados;</p><p>• menos suscetível a ruídos elétricos;</p><p>• circuitos integrados digitais podem ser fabricados com número maior</p><p>de dispositivos (os chamados transistores).</p><p>É considerado muito comum a questão de necessidade de lidarmos</p><p>com dados de natureza analógica. Essas grandezas como temperatura,</p><p>pressão e velocidade são representados por valores contínuos que, para</p><p>serem processados por sistemas digitais, possuem a necessidade de con-</p><p>versão para uma cadeia de bits. Esta conversão é chamada de Analógico/</p><p>Digital (A/D); para situações similares, porém contrárias, a conversão é</p><p>conhecida como Digital/Analógica (D/A).</p><p>SISTEMAS DE NUMERAÇÃO</p><p>Você já ouviu falar do termo “tempo é dinheiro”? Nem todo o sistema numérico é utilizado para contar</p><p>dinheiro ou até mesmo o tempo. Para uma breve avaliação de economias, por exemplo, é utilizado um sistema</p><p>de 10 unidades; para o controle de horário, utilizamos 24 unidades para as horas e 60 unidades para minutos</p><p>e segundos (LOURENÇO, 2016).</p><p>SISTEMA DECIMAL DE NUMERAÇÃO</p><p>É o sistema de numeração mais comum utilizado pelas pessoas através de todo o mundo. Acredita-se</p><p>que sua criação e adoção, de forma generalizada, deram-se, principalmente, pela facilidade na realização de</p><p>contas com o auxílio dos 10 dedos das mãos.</p><p>O sistema de numeração decimal é também denominado de Sistema de Base 10, por empregar dez dígi-</p><p>tos distintos (de 0 a 9). Qualquer quantidade pode ser representada, neste sistema, através do peso por posi-</p><p>cionamento, ou seja, o valor do dígito depende da sua posição dentro do número.</p><p>• Exemplo 1: representação do algarismo 453:</p><p>Figura 2 - ALGARISMO 453 (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação numeral do algarismo 453, contendo</p><p>a descrição dos expoentes como “Valores posicionais</p><p>(pesos) e dos números de multiplicação (algarismos),</p><p>como “Valores absolutos”. Na imagem consta: 453 = 400</p><p>+ 50 + 3, e, na sequência, 453 = (4x102) + (5x101) + 3x100).</p><p>8CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>No exemplo anterior, o dígito 4 é dito o mais significativo (em inglês, Most Significative</p><p>Digit – MSD) e, o dígito 3, é o menos significativo (em inglês, Least Significative Digit – LSD).</p><p>Esse padrão de numeração também pode ser utilizado para a representação de valores</p><p>não inteiros.</p><p>• Exemplo 2: representação decimal do número 27,35:</p><p>27,35 = (2 x 10¹) + (7 x 100) + (3 x 10-1) + (5x10-2)</p><p>Logo, qualquer número é igual à soma dos produtos de cada dígito com seu respectivo</p><p>valor posicional. A quantidade de valores que se pode representar pelo sistema decimal obe-</p><p>dece à regra estabelecida pela Equação 1.</p><p>Quantidade = 10N ( 1 )</p><p>Na qual:</p><p>N = número de algarismos utilizados.</p><p>• Exemplo 3: quantos números podem ser representados, em base decimal, utilizando</p><p>quatro dígitos?</p><p>A resposta é dada pelo emprego da Equação 2:</p><p>Quantidade = 104 = 10.000 números (de 0 a 9.999) ( 2 )</p><p>SISTEMA BINÁRIO DE NUMERAÇÃO</p><p>É o sistema mais utilizado na Álgebra Booleana e na eletrônica digital. No sistema bi-</p><p>nário, são usados apenas dois símbolos ou dígitos: o 0 (zero) e o 1 (um). Cada algarismo bi-</p><p>nário é chamado de bit (Binary Digit).</p><p>• Exemplo 4: apresentação de alguns números binários: 1012, 112, e 1010112.</p><p>O sufixo “2” é utilizado para indicar, ao leitor, que o número está representado na base</p><p>binária. Sua utilização não é obrigatória.</p><p>O sistema binário também é do tipo posicional, em que cada dígito tem um peso ex-</p><p>presso em potência de 2. O bit mais significativo (Most Significative Bit - MSB) é o primeiro da</p><p>esquerda, enquanto o menos significativo (Least Significative Bit - LSB) é aquele mais à direita.</p><p>A quantidade de valores que se pode representar com números binários depende do</p><p>número de bits empregado.</p><p>Quantidade = 2N ( 3 )</p><p>• Exemplo 5: Quantos valores distintos podem ser representados utilizando números bi-</p><p>nários de 1, 2, 3 e 4 bits?</p><p>Resposta: calculam-se as quantidades pela Equação 2:</p><p>9CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>• Para 1 bit: 21 = 2 possibilidades (0 e 1);</p><p>• Para 2 bits: 22 = 4 possibilidades (00, 01, 10 e 11);</p><p>• Para 3 bits: 23 = 8 possibilidades ( 000, 001, 010, 011, 100, 101, 110 e 111);</p><p>• Para 4 bits: 24 = 16 possibilidades.</p><p>O exposto a seguir no Quadro 1, apresenta a equivalência numérica entre os 16 pri-</p><p>meiros valores naturais dos sistemas binário e decimal. Nota-se que, por possuir menos</p><p>símbolos, o sistema binário requer a utilização de mais casas numéricas para representar as</p><p>quantidades, em comparação com o sistema decimal.</p><p>CONVERSÃO ENTRE SISTEMAS BINÁRIO E DECIMAL</p><p>Em muitas ocasiões, é necessário realizar a conversão entre diferentes sistemas de</p><p>numeração. Como já mencionado anteriormente, o sistema decimal é utilizado amplamente</p><p>por pessoas, no entanto, os sistemas eletrônicos digitais utilizam apenas o sistema binário.</p><p>A seguir, são apresentadas as regras para conversão entre as bases decimal e binária.</p><p>CONVERSÃO DO SISTEMA BINÁRIO PARA O DECIMAL</p><p>Qualquer número binário pode ser convertido em seu equivalente decimal pela sim-</p><p>ples soma dos valores posicionais de todos os bits de valor 1.</p><p>• Exemplo 6: converter os seguintes números binários para a base decimal:</p><p>o 11011_2</p><p>Número Binário Equivalente Decimal</p><p>0 0 0 0 0</p><p>0 0 0 1 1</p><p>0 0 1 0 2</p><p>0 0 1 1 3</p><p>0 1 0 0 4</p><p>0 1 0 1 5</p><p>0 1 1 0 6</p><p>0 1 1 1 7</p><p>1 0 0 0 8</p><p>1 0 0 1 9</p><p>1 0 1 0 10</p><p>1 0 1 1 11</p><p>1 1 0 0 12</p><p>1 1 0 1 13</p><p>1 1 1 0 14</p><p>1 1 1 1 15</p><p>Quadro 1 - EQUIVALÊNCIA ENTRE VALORES BINÁRIOS DE QUATRO BITS E DECIMAIS (AUTOR).</p><p>1 1 0 1 1</p><p>(1 x 24) + (1 x 23) + (0 x 22) + (1 x 21) + (1 x 20) +</p><p>16 + 8 + 0 + 2 + 1</p><p>Quadro 2 - CONVERSÃO BINÁRIO PARA DECIMAL DO NÚMERO 11011 (AUTOR).</p><p>10CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Logo: 110112 = 2710</p><p>o 101101012</p><p>Podemos fazer a conversão de forma mais direta:</p><p>CONVERSÃO DO SISTEMA DECIMAL PARA O BINÁRIO PELO MÉTODO DAS</p><p>DIVISÕES SUCESSIVAS</p><p>Um valor decimal pode ser convertido para a base binária realizando sucessivas</p><p>divisões por 2 até que o quociente seja 0. Os restos de cada divisão formam o número</p><p>binário, sendo o último resto o bit mais significativo (MSB).</p><p>• Exemplo 7: converter os seguintes números para a base binária pelo método das</p><p>divisões sucessivas:</p><p>o 2510</p><p>Aplicam-se as diversas divisões por 2, conforme demonstrado:</p><p>Logo, o número 2510 é igual a 110012 .</p><p>A seta indica o sentido de leitura dos restos que formam o número binário. Logo, o número</p><p>2510 é igual a 110012.</p><p>o 7610</p><p>Aplicam-se as diversas divisões por 2, resultando em: 7610 = 10011002.</p><p>CONVERSÃO DO SISTEMA DECIMAL PARA O BINÁRIO PELO MÉTODO SIMPLIFICADO</p><p>O método é o inverso daquele descrito</p><p>anteriormente, pois realiza uma soma de potências</p><p>de base 2, colocando os zeros e uns nas posições apropriadas.</p><p>O exemplo 8, a seguir, auxiliará no entendimento do método.</p><p>• Exemplo 8: passar os números a seguir para a base binária pelo método simplificado.</p><p>11CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>o 58310</p><p>Logo, 58310 = 10010001112 (como na base decimal, na base binária, os zeros à esquerda não</p><p>precisam ser representados).</p><p>o 7610</p><p>Logo, 7610 = 10011002.</p><p>SISTEMA NUMÉRICO HEXADECIMAL</p><p>O sistema hexadecimal também é conhecido por Sistema Hexa ou de Base 16 (por utilizar</p><p>16 algarismos distintos). Para sua representação, são utilizados os dígitos decimais de 0 a 9 e as</p><p>letras maiúsculas A, B, C, D, E e F, valendo, respectivamente, 10, 11, 12, 13, 14 e 15.</p><p>A seguir no Quadro 2, há um comparativo das representações decimal, binária e hexadecimal.</p><p>CONVERSÃO ENTRE A BASE HEXADECIMAL E OUTRAS</p><p>A seguir, serão apresentados os métodos de conversão da e para a base hexade-</p><p>cimal. É importante verificar que os métodos de conversão são, em essência, similares</p><p>aos já apresentados. Todos se baseiam no sistema posicional de representação numé-</p><p>rica, considerando uma base específica.</p><p>210 29 28 27 26 25 24 23 22 21 20</p><p>1024 512 256 128 64 32 16 8 4 2 1</p><p>0 1 0 0 1 0 0 0 1 1 1</p><p>64 32 16 8 4 2 1</p><p>1 0 0 1 1 0 0</p><p>Quadro 3 - CONVERSÃO BINÁRIO DO NÚMERO 583 SIMPLIFICADA (AUTOR).</p><p>Quadro 4 - CONVERSÃO BINÁRIO DO NÚMERO 76 SIMPLIFICADA (AUTOR).</p><p>Quadro 5 - COMPARATIVO DAS BASES BINÁRIA, DECIMAL E HEXADECIMAL (AUTOR).</p><p>Decimal Binário Hexadecimal</p><p>0 0000 0</p><p>1 0001 1</p><p>2 0010 2</p><p>3 0011 3</p><p>4 0100 4</p><p>5 0101 5</p><p>6 0110 6</p><p>7 0111 7</p><p>8 1000 8</p><p>9 1001 9</p><p>10 1010 A</p><p>11 1011 B</p><p>12 1100 C</p><p>13 1101 D</p><p>14 1110 E</p><p>15 1111 F</p><p>12CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Um número na base hexadecimal pode ser convertido em seu equivalente decimal atra-</p><p>vés do peso que cada dígito ocupa dentro do número.</p><p>• Exemplo 9: converter os números hexadecimais em decimais.</p><p>o 35616</p><p>Nota-se que a conversão é realizada utilizando o formato já apresentado de peso por</p><p>posicionamento, no caso, a base 16.</p><p>o 2AF16</p><p>CONVERSÃO DA BASE DECIMAL PARA HEXADECIMAL</p><p>Para realizar a conversão, basta dividir o número em questão sucessivamente por 16,</p><p>de modo semelhante ao realizado na conversão decimal para binário.</p><p>• Exemplo 10: converter os seguintes números para a base hexadecimal:</p><p>o 42310</p><p>Temos que 42310 = 1A716. Devemos observar o que o resto “10” foi trocado pelo seu</p><p>respectivo algarismo em hexadecimal, a letra “A”.</p><p>o 21410</p><p>Assim, 24110 = D616.</p><p>CONVERSÃO DA BASE HEXADECIMAL PARA BINÁRIA</p><p>Para realizar a operação, basta converter cada dígito hexadecimal em seu equivalente</p><p>binário de 4 bits.</p><p>• Exemplo 11: converter os seguintes números hexadecimais para binários:</p><p>o 9F216</p><p>Resposta: 9F216 = 1001111100102.</p><p>o BA66</p><p>Algarismo hexadecimal: 9 F 2</p><p>Equivalente binário de 4 bits: 1001 1111 0010</p><p>Quadro 6 - CONVERSÃO DO NÚMERO 9F2 PARA BINÁRIO (AUTOR).</p><p>13CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>CONVERSÃO DA BASE BINÁRIA PARA HEXADECIMAL</p><p>Converter um número binário para hexadecimal é, justamente, realizar o procedimen-</p><p>to contrário daquele visto anteriormente: basta separar o número binário em agrupamentos</p><p>de 4 bits e, então, converter cada um dos grupos para o valor hexadecimal equivalente. Os</p><p>agrupamentos são criados da direita para e esquerda.</p><p>• Exemplo 12: converter os seguintes números binários para hexadecimais:</p><p>o 111010102</p><p>Logo: 111010102 = EA16.</p><p>o 11101001102</p><p>Logo: 11101001102 = 3A616.</p><p>Agrupamento de 4 bits 1110 1010</p><p>Hexadecimal equivalente E A</p><p>Agrupamento de 4 bits 0011 1010 0110</p><p>Hexadecimal equivalente 3 A 6</p><p>Quadro 7 - CONVERSÃO DO NÚMERO 11101010 PARA HEXADECIMAL (AUTOR).</p><p>Quadro 8 - CONVERSÃO DO NÚMERO 1110100110 PARA HEXADECIMAL (AUTOR).</p><p>14CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>OPERAÇÕES ARITMÉTICAS BINÁRIAS</p><p>Embora possamos utilizar uma calculadora, ou até mesmo computador</p><p>para digitação de números em formato decimal, estes equipamentos realizam</p><p>operações aritméticas no formato binário. Com base nisto, se faz necessário</p><p>conhecer os princípios básicos para que estes equipamentos possam reali-</p><p>zar operações aritméticas básicas: adição, subtração, multiplicação e divisão</p><p>(TOCCI e MOSS, 2011).</p><p>ADIÇÃO BINÁRIA</p><p>Similar ao método de adição de números decimais, é realizada a adição</p><p>de números binários. A seguir, o método de adição decimal:</p><p>Primeiro, é realizada a operação (no caso a soma) entre os dígitos me-</p><p>nos significativos (least-significant-digit — LSD) que nos fornece o valor 7. Os</p><p>dígitos da segunda posição são então somados, e o resultado é 13, gerando um</p><p>carry que vale 1, para a terceira posição. Assim, na terceira posição temos e</p><p>isso produz uma soma igual a 8.</p><p>De maneira análoga, os mesmos passos são seguidos em uma adição binária. Mas, apenas quatro</p><p>situações podem aparecer ao se somar dois dígitos binários (bits) em qualquer posição. Esses casos são:</p><p>0 + 0 = 0</p><p>1 + 0 = 1</p><p>1 + 1 = 10 = 0 + carry de 1 para a próxima posição</p><p>1 + 1 + 1 = 11 = 1 + carry de 1 para a próxima posição</p><p>É importante destacar que o último caso somente ocorre quando dois bits de uma determinada po-</p><p>sição estão em nível 1 e há um carry que veio da posição anterior. Para entender, vejamos o exemplo (com</p><p>equivalentes decimais entre parênteses):</p><p>SUBTRAÇÃO BINÁRIA</p><p>Similar adição binária a subtração também é realizada com a subtração de números decimais. No</p><p>caso, existem apenas 4 situações possíveis para a subtração de um bit de outro em qualquer posição de um</p><p>número binário:</p><p>0 - 0 = 0</p><p>1 - 0 = 1</p><p>1 - 1 = 0</p><p>0 - 1 → necessita solicitar emprestado, logo 10 - 1 = 1</p><p>15CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Para esclarecer o último caso, que ilustra a necessidade de solicitar emprestado da</p><p>próxima coluna para a esquerda quando subtrair 1 de 0, segue um outro exemplo da subtra-</p><p>ção de dois números binários (com equivalentes decimais entre parênteses):</p><p>MULTIPLICAÇÃO BINÁRIA</p><p>A multiplicação binária é realizada pelo mesmo método aplicado nos números deci-</p><p>mais, porém bem mais simples. O exemplo a seguir demonstra isso:</p><p>A diferença da multiplicação decimal é como as máquinas digitais operam as somas,</p><p>gerando o resultado da multiplicação. Isto ocorre porque os produtos parciais encontrados</p><p>durante a multiplicação, não podem ser somados ao mesmo tempo. Assim, eles são soma-</p><p>dos dois em cada vez, em que o primeiro é somado ao segundo, cujo resultado é somado ao</p><p>terceiro, e assim sucessivamente.</p><p>DIVISÃO BINÁRIA</p><p>A divisão binária, como nas demais operações observadas anteriormente, o procedi-</p><p>mento de dividir um número binário por outro é similar ao seguido para os números deci-</p><p>mais. No entanto, com números binários, este processo se torna muito mais simples: existem</p><p>apenas duas possibilidades, sendo 0 ou 1. Ilustrando essa divisão, temos o exemplo a seguir:</p><p>Dessa forma, deve ser dividido os dígitos mais à esquerda primeiro, avançando para a</p><p>direita, onde a divisão está completa quando o resto é igual a zero.</p><p>SÍNTESE</p><p>Neste capítulo, abordamos os temas relacionados à introdução sobre os circuitos di-</p><p>gitais. Descrevemos as grandezas analógicas e digitais, demonstrando o que são e onde são</p><p>aplicadas e a correlação importante entre elas, bem como as vantagens e desvantagens na</p><p>utilização e aplicação de ambas. Posteriormente, foram descritos e apresentados os siste-</p><p>mas de numeração e suas respectivas conversões de uma para o outro. Concluindo a unida-</p><p>de, foram demonstradas as operações aritméticas com os números e métodos binários.</p><p>16CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>1. Explique com suas palavras, qual a diferença entre grandezas analógicas e digitais, ci-</p><p>tando exemplos de cada uma.</p><p>2. Converta os seguintes números binários para a base decimal:</p><p>5. Converta os seguintes números para hexadecimais:</p><p>a. 00101</p><p>b. 1010110</p><p>c. 1100011</p><p>d. 100100</p><p>e. 10101011</p><p>3. Converta os números decimais para a base binária:</p><p>a. 123</p><p>b. 44</p><p>c. 100</p><p>d. 255</p><p>e. 98882</p><p>4. Converta os seguintes</p><p>números hexadecimais para a base decimal:</p><p>a. A68F</p><p>b. B7</p><p>c. 8C1</p><p>d. DED0</p><p>e. AAF45D</p><p>a. 11610</p><p>b. 66810</p><p>c. 43710</p><p>d. 11001010112</p><p>e. 101000002</p><p>Gabarito:</p><p>1. Enquanto a transmissão analógica utiliza ondas</p><p>eletromagnéticas contínuas, a transmissão digital utiliza uma</p><p>corrente de bits, em códigos binários, utilizadas também na</p><p>linguagem digital de computadores, CDs e DVDs, e celulares,</p><p>que transforma sons, imagens, textos, gráficos em bits.</p><p>As quantidades analógicas têm como principal característica</p><p>poder variar ao longo de uma faixa contínua de valores. Como</p><p>exemplo podemos citar a velocidade de um automóvel, a</p><p>qual pode variar entre 0 km/h até 200 km/h, dependendo</p><p>do veículo. Outro exemplo seria a temperatura registrada</p><p>em um termômetro de mercúrio, que pode variar dentro</p><p>de uma faixa de valores. As quantidades digitais não são</p><p>representadas por quantidades proporcionais, mas símbolos</p><p>denominados dígitos. Como exemplo, temos o relógio digital,</p><p>que apresenta a hora do dia na forma de dígitos decimais,</p><p>que representam as horas e minutos. O tempo varia de modo</p><p>contínuo, mas em um relógio digital o tempo varia em saltos</p><p>ou degraus de um por minuto.</p><p>2. a. 5 b. 86 c. 99</p><p>d. 36 e. 171</p><p>3. a. 1111011 b. 101100 c. 1100100</p><p>d. 11111111 e. 11000001001000010</p><p>4. a. 42639 b. 183 c. 2241</p><p>d. 57040 e. 11203677</p><p>5. a. 74 b. 29C c. 1B5</p><p>d. 32B e. A0</p><p>17</p><p>PORTAS LÓGICAS</p><p>E CIRCUITOS</p><p>INTEGRADOS DIGITAIS</p><p>(CIS)</p><p>As Portas Lógicas são elementos da Eletrônica Digital que realizam as</p><p>operações (ou funções) lógicas.</p><p>18CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>As Portas Lógicas são elementos da Eletrônica Digital que realizam as operações (ou</p><p>funções) lógicas já analisadas anteriormente. As portas lógicas possuem uma representação</p><p>gráfica específica e serão analisadas em seguida.</p><p>Na eletrônica digital, as portas lógicas são apresentadas encapsuladas em pastilhas</p><p>(ou chips, em inglês), denominadas de circuitos integrados. A interligação destas portas ló-</p><p>gicas permite a realização de tarefas específicas predeterminadas.</p><p>PORTAS LÓGICAS</p><p>As portas lógicas, ou apenas portas (gates, em inglês), que desempenham as três fun-</p><p>ções lógicas já estudadas, são denominadas de Portas (Lógicas) Básicas. Estas serão anali-</p><p>sadas em seguida.</p><p>A porta lógica OU é aquela que implementa a função (ou operação) lógica OU. Sua re-</p><p>presentação gráfica é mostrada a seguir na Figura 3 - os terminais A e B representam as en-</p><p>tradas e, o terminal S, é a saída.</p><p>Para fins de compreensão, podemos comparar o funcionamento da porta OU ao de um</p><p>circuito com duas chaves A e B (entradas) e uma lâmpada S (saída).</p><p>Assim, pela análise do circuito mostrado na Figura 4, podemos afirmar que “a lâmpa-</p><p>da acenderá quando a chave A OU a chave B (ou ambas) estiver fechada”.</p><p>Se considerarmos a seguinte convenção:</p><p>Chave aberta = 0 Lâmpada apagada = 0</p><p>Chave fechada = 1 Lâmpada acesa = 1</p><p>Podemos tabelar todas as possíveis combinações das chaves, além do respectivo esta-</p><p>do da lâmpada. Então, chega-se à tabela-verdade.</p><p>Figura 3 - REPRESENTAÇÃO DA PORTA LÓGICA OU (AUTOR).</p><p>Figura 4 - CIRCUITO EQUIVALENTE À FUNÇÃO OU (AUTOR).</p><p>Tabela 1 - TABELA-VERDADE DO CIRCUITO DA FUNÇÃO OU (AUTOR).</p><p>Descrição da imagem: a imagem</p><p>ilustra a representação de uma porta</p><p>lógica OU, contendo as entradas A e</p><p>B e saída S, bem como a expressão</p><p>Booleana S = A + B. Nesta imagem,</p><p>consta a descrição da porta lógica como</p><p>“Representação Gráfica” e, no resultado,</p><p>como “Expressão Booleana”.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação do circuito equivalente da</p><p>Figura 3, contendo uma fonte, duas chaves</p><p>abertas descritas como A e B, em paralelo,</p><p>e uma saída S, sendo representada por</p><p>um círculo com um “x” inscrito neste.</p><p>A B S</p><p>0 0 0</p><p>0 1 1</p><p>1 0 1</p><p>1 1 1</p><p>19CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>O funcionamento é compatível ao que foi apresentado anteriormente para a porta OU.</p><p>PORTA LÓGICA E</p><p>É aquela que realiza a operação lógica E (AND). Sua representação gráfica é mostrada a seguir.</p><p>Podemos comparar o funcionamento da porta lógica a um circuito elétrico com duas cha-</p><p>ves ligadas em série (que representam as variáveis de Entrada) e uma lâmpada (que representa</p><p>a variável de Saída).</p><p>Assim, pela análise do circuito mostrado na Figura 6, podemos afirmar que “A</p><p>lâmpada acenderá apenas quanto a chave A E a chave B estiverem fechadas.” O funcio-</p><p>namento é compatível ao que foi apresentado anteriormente para a porta E.</p><p>Utilizando as mesmas convenções já estabelecidas para a porta OU, anteriormen-</p><p>te, se considerarmos a convenção adotada para os estados das entradas e saídas, obte-</p><p>remos a tabela-verdade mostrada junto ao circuito.</p><p>PORTA LÓGICA INVERSORA</p><p>A porta lógica inversora, conforme já visto, troca o estado do sinal da sua entrada.</p><p>Um circuito elétrico que se comporta de forma semelhante à porta inversora é</p><p>mostrado a seguir. É possível verificar que, quando a chave é fechada (A =1), a lâmpa-</p><p>da se apaga (S = 0) por estar curto-circuitada. A função do resistor é apenas evitar um</p><p>circuito na fonte.</p><p>FIGURA 5 - PORTA E (AUTOR).</p><p>Descrição da imagem: a imagem</p><p>ilustra a representação de uma porta</p><p>lógica E, contendo as entradas A e</p><p>B e saída S, bem como a expressão</p><p>Booleana S = A . B.</p><p>Descrição da imagem: a imagem ilustra</p><p>a representação do circuito equivalente</p><p>da Figura 5, contendo uma fonte,</p><p>duas chaves abertas descritas como</p><p>A e B, em série, e uma saída S, sendo</p><p>representada por um círculo com um</p><p>“x” inscrito neste. À direita da imagem, a</p><p>representação da tabela-verdade.</p><p>Descrição da imagem: a imagem</p><p>ilustra a representação de uma</p><p>porta lógica inversora, contendo a</p><p>entrada A e saída S, bem como a</p><p>expressão Booleana S = Ā.</p><p>FIGURA 6 - CIRCUITO EQUIVALENTE DA PORTA</p><p>E A RESPECTIVA TABELA-VERDADE (AUTOR)</p><p>Figura 7 - PORTA LÓGICA INVERSORA (AUTOR).</p><p>20CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>APRESENTAÇÃO DAS PORTAS LÓGICAS</p><p>As portas lógicas são implementadas em termos práticos através de arranjos de com-</p><p>ponentes eletrônicos que têm, como base, transistores. O tipo de transistor utilizado e a for-</p><p>ma do arranjo permitem a obtenção de portas lógicas com características de funcionamento</p><p>distintas em relação à tensão de funcionamento, velocidade de chaveamento, capacidade de</p><p>cascateamento de circuitos etc.</p><p>A seguir, são apresentados na Figura 9, dois circuitos que desempenham funções lógi-</p><p>cas específicas. O circuito da esquerda, montado a partir de transistores bipolares de junção,</p><p>representa uma porta E, já o circuito da esquerda, montado a partir de transistores de efeito</p><p>de campo, desempenha a função Inversão.</p><p>Figura 8 - CIRCUITO EQUIVALENTE E A TABELA-VERDADE DA</p><p>PORTA INVERSORA (AUTOR).</p><p>Figura 9 - CONSTRUÇÃO DE PORTAS LÓGICAS COM TRANSISTORES (AUTOR).</p><p>Descrição da imagem: a imagem ilustra</p><p>a representação do circuito equivalente</p><p>da Figura 6, contendo uma fonte,</p><p>uma resistência e uma chave aberta</p><p>A, em paralelo com a saída S, sendo</p><p>representada por um círculo com um</p><p>“x” inscrito neste. À direita da imagem, a</p><p>representação da tabela-verdade.</p><p>Descrição da imagem: a imagem ilustra a representação lógica de um</p><p>circuito com fonte de entrada e o circuito terra. Neste, constam 2</p><p>transistores (T1 e T2) que, no gate (G), recebem uma resistência R em cada</p><p>e “Entrada 1” e “Entrada 2”, respectivamente. O coletor (C) do T1, recebe a</p><p>fonte ; o emissor (E) do T1 conecta-se ao coletor (C) do T2; o emissor do</p><p>T2 conecta-se a uma resistência e a “Saída”, que se conecta ao terra. À</p><p>direita da imagem, uma simplificação do circuito, porém com apenas um</p><p>segmento de entrada e sem a informação dos resistores.</p><p>21CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>LÓGICA COMBINACIONAL</p><p>O campo da eletrônica digital é basicamente dividido em duas áreas: Lógica Combinacional e Lógica</p><p>Sequencial.</p><p>Os circuitos combinacionais são aqueles nos quais as saídas são determinadas em função apenas das</p><p>entradas atuais. Os circuitos sequenciais,</p><p>por sua vez, são aqueles nos quais as saídas dependem não apenas</p><p>das entradas atuais, mas também de dados prévios nos instantes anteriores. Os circuitos sequenciais envol-</p><p>vem realimentação, ou seja, eles possuem “memória” (TOCCI e MOSS, 2011).</p><p>O número de níveis de um circuito é definido como o número máximo de portas lógicas que um sinal de</p><p>entrada atravessa para chegar até a saída. No caso de expressões do tipo soma de produtos, uma realização</p><p>direta em circuito consiste de um conjunto de portas E (que são alimentados pelos sinais de entrada, inver-</p><p>tidos ou não) no primeiro nível e, no segundo nível, uma porta OU (que recebe como entradas as saídas das</p><p>portas E do primeiro nível). A saída da porta OU no segundo nível é o valor da função. Assim, um circuito des-</p><p>ses é um circuito dois-níveis.</p><p>Lógica combinacional dois-níveis relaciona-se com o estudo de expressões que culminem em uma re-</p><p>alização por circuito combinacional dois-níveis. Em particular, um problema muito estudado no contexto de</p><p>circuitos lógicos é o problema de minimização lógica dois níveis, ou seja, o de encontrar uma menor expres-</p><p>são na forma soma de produtos. Do ponto de vista de circuito, o número de níveis igual a dois implica que o</p><p>circuito é eficiente em termos de tempo de processamento e a minimização do número de produtos na ex-</p><p>pressão implica minimização do número de portas lógicas (e, portanto, do tamanho do circuito e seu custo).</p><p>MINIMIZAÇÃO LÓGICA DOIS-NÍVEIS</p><p>Por definição, uma expressão booleana escrita na forma soma de</p><p>produtos é minimal se:</p><p>• não existe nenhuma outra expressão equivalente na forma soma de</p><p>produtos com um número menor de termos e;</p><p>• não existe nenhuma outra expressão equivalente na forma soma de</p><p>produtos com igual número de termos, mas com menor número de</p><p>literais.</p><p>COMPOSIÇÃO DE TABELAS-VERDADE</p><p>Conforme já mencionado anteriormente, as expressões booleanas</p><p>representam o comportamento de determinado circuito ou sistema atra-</p><p>vés da associação de diversas funções lógicas. Assim, podemos interpretar</p><p>as expressões booleanas como o código que determina o funcionamento</p><p>de um circuito lógico através de suas entradas e saídas.</p><p>Além das expressões booleanas, podemos descrever o funcionamen-</p><p>to de um sistema lógico das seguintes maneiras:</p><p>22CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>• pela linguagem comum (linguagem falada ou escrita utilizada para comunicação entre pessoas);</p><p>• pela tabela-verdade;</p><p>• por um circuito eletrônico.</p><p>No momento, importa saber como obter a expressão booleana a fim de analisar ou planejar um de-</p><p>terminado circuito lógico.</p><p>OBTENÇÃO DA EXPRESSÃO BOOLEANA A PARTIR DA TABELA-VERDADE</p><p>Conhecendo a tabela-verdade de um sistema ou circuito lógico digital, é possível obter a expressão</p><p>booleana equivalente seguindo os quatro passos a seguir:</p><p>I. Indicar, na tabela-verdade, as combinações que resultam numa saída em nível lógico 1.</p><p>II. Realizar uma operação lógica E entre todas as variáveis de entrada nas combinações selecionadas.</p><p>III. Inverter as variáveis de entrada que estiverem em nível lógico 0 nas combinações selecionadas.</p><p>IV. Ao fim, realizar uma operação lógica OU entre os resultados parciais obtidos no item anterior.</p><p>Para reforçar esses passos, vamos analisar os exercícios propostos no Exem-</p><p>plo 18 a seguir.</p><p>• Exemplo 15: determinar a expressão booleana de cada tabela-verdade:</p><p>O resultado obtido está na forma chamada de “Soma de Produtos”, mui-</p><p>to comum para expressões booleanas.</p><p>A B S</p><p>0 0 0</p><p>0 1 1</p><p>1 0 1</p><p>1 1 0</p><p>A B C S</p><p>0 0 0 0</p><p>0 0 1 1</p><p>0 1 0 0</p><p>0 1 1 1</p><p>1 0 0 1</p><p>1 0 1 0</p><p>1 1 0 0</p><p>1 1 1 1</p><p>Tabela 2 – TABELA VERDADE COM DUAS ENTRADAS (AUTOR).</p><p>Tabela 3 – TABELA VERDADE COM TRÊS ENTRADAS (AUTOR).</p><p>23CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>OBTENÇÃO DA TABELA-VERDADE A PARTIR DA EXPRESSÃO BOOLEANA</p><p>Em determinados momentos, é necessário obter a tabela-verdade de um circuito para</p><p>a compreensão do seu funcionamento. A tabela-verdade pode ser obtida a partir de uma ex-</p><p>pressão booleana, seguindo os dois passos descritos:</p><p>I. Transformar a expressão booleana original numa soma de produtos.</p><p>II. Localizar, na tabela-verdade, as combinações que levam cada termo, individualmente,</p><p>para o nível lógico 1 (casos em que a saída será, necessariamente, 1 também).</p><p>• Exemplo 16: obter a tabela-verdade da seguinte expressão booleana:</p><p>S=ĀB=(ABC+BC+C)+ĀBC</p><p>Solução:</p><p>I. Passo I: reconfigurar a expressão na forma soma de produtos.</p><p>II. Passo II: de posse da expressão booleana na forma de soma de produtos, monta-se a</p><p>tabela-verdade com as três entradas A, B e C e uma saída S. Deve-se analisar a tabe-</p><p>la-verdade linha por linha e, sempre que encontrarmos uma combinação onde A for</p><p>0 e B for 1 (devido ao termo ĀB), ou uma combinação em que A = 0 e C = 1 (devido ao</p><p>termo ĀC), marcaremos a saída como 1. Para todos os outros casos, a saída será 0.</p><p>Podemos realizar a prova fazendo a obtenção da expressão booleana a partir da tabe-</p><p>la-verdade. Assim, temos que:</p><p>Como chegamos a uma mesma expressão booleana do passo i, verifica-se a validade</p><p>dos dois métodos estudados até aqui.</p><p>Tabela 4 – TABELA VERDADE DO PASSO II (AUTOR).</p><p>24CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>OBTENÇÃO DA EXPRESSÃO BOOLEANA A PARIR DAS PORTAS LÓGICAS</p><p>Dado um circuito lógico qualquer, para compreender seu comportamento, é necessá-</p><p>rio determinar sua expressão booleana ou tabela-verdade.</p><p>Para a obtenção da expressão booleana de um circuito lógico, é preciso proceder com a aná-</p><p>lise das entradas e funções lógicas. Vamos analisar o exemplo 17 para compreender o processo.</p><p>• Exemplo 17: determine a expressão booleana do circuito lógico:</p><p>• Solução: fazer a indicação das operações lógicas efetuadas por cada porta lógica do circuito:</p><p>Por fim, a resposta é: =AB+C.</p><p>PORTAS LÓGICAS SECUNDÁRIAS</p><p>Pela combinação das três portas lógicas básicas (E, OU e Inversora) estudadas ante-</p><p>riormente, são obtidas outras portas lógicas denominadas secundárias. As portas secundá-</p><p>rias permitem, em muitos casos, desenvolver sistemas digitais com menos componentes.</p><p>A seguir, serão apresentadas e analisadas essas portas secundárias.</p><p>PORTA LÓGICA NÃO-E/NE (NAND)</p><p>A porta é o resultado da combinação de uma porta inversora conectada na saída de</p><p>uma porta E.</p><p>A seguir, à esquerda, é apresentada a interligação das duas portas lógicas e, à direita,</p><p>a representação gráfica.</p><p>Descrição da imagem: a imagem ilustra</p><p>a representação de uma porta lógica E</p><p>seguida de uma porta OU, contendo as</p><p>entradas A, B e C e saída S. As entradas A</p><p>e B na porta lógica E, resultando na saída</p><p>que, junto à entrada C, entram na porta OU</p><p>que, posteriormente, resulta na saída S.</p><p>Descrição da imagem: a imagem ilustra a</p><p>representação de uma porta lógica E seguida</p><p>de uma porta OU, contendo as entradas A, B e</p><p>C e saída S. As entradas A e B na porta lógica E,</p><p>resultando na saída A.B (descrição “Operação E</p><p>entre as entradas A e B”) que, junto à entrada</p><p>C, entram na porta OU que, posteriormente,</p><p>resulta na saída S (descrição “Operação OU</p><p>entre as entradas A.B e C”).</p><p>Descrição da imagem: a imagem ilustra a representação de uma porta lógica E com as entradas A</p><p>e B, seguindo para uma porta NÃO-E e saída S; à direita da imagem, a representação desta porta</p><p>NÃO-E, com as mesmas entradas e saída.</p><p>Figura 10 - CIRCUITO LÓGICO (AUTOR).</p><p>Figura 11 - CIRCUITO LÓGICO (AUTOR).</p><p>Figura 12 - PORTA LÓGICA NÃO-E (AUTOR).</p><p>25CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A adição de uma porta inversora, conforme ilustrado na Figura 12, significa que a ex-</p><p>pressão booleana da porta NÃO-E e sua tabela-verdade são o inverso da porta E já estudada.</p><p>Logo, a expressão Booleana é S=A.B.</p><p>PORTA NÃO-OU/NOU (NOR)</p><p>A porta NÃO-OU é obtida ao adicionar uma porta Inversora à saída de uma porta OU.</p><p>Logo, a expressão Booleana é S=A+B.</p><p>PORTA OU_EXCLUSIVO (EXCLUSIVE-OR / X-OR)</p><p>A função lógica é obtida pela associação de portas que serão mostradas a seguir. À es-</p><p>querda, vemos o arranjo de portas que ocasiona a função X-OR e, à direita, é apresentada</p><p>a</p><p>representação gráfica da porta.</p><p>Tabela 5 – TABELA-VERDADE DA PORTA NÃO-E (AUTOR)</p><p>Figura 13 - PORTA LÓGICA NÃO-OU (AUTOR).</p><p>Figura 14 - PORTA LÓGICA OU-EXCLUSIVA/X-OR (AUTOR)</p><p>Tabela 6 – TABELA-VERDADE DA PORTA NÃO-E (AUTOR)</p><p>Descrição da imagem: a imagem ilustra a representação de uma porta lógica OU com</p><p>as entradas A e B, seguindo para uma porta NÃO-OU e saída S; à direita da imagem, a</p><p>representação desta porta NÃO-OU, com as mesmas entradas e saída. Descrição da imagem: a imagem ilustra a representação de um sistema de portas lógicas. Inicia-se</p><p>com a entrada A, seguindo de uma porta inversora e entrando em uma porta E, assim como entrando</p><p>diretamente em outra porta E; também, consta no início, uma entrada B, seguindo de uma porta</p><p>inversora e entrando em uma porta E, assim como entrando diretamente em outra porta E. O resultado</p><p>destas duas portas E, entram em uma outra porta OU que, posteriormente, resulta na saída S. A direita</p><p>da imagem, uma porta OU-EXCLUSIVA, representado por duas entradas A e B, bem como a saída S.</p><p>A tabela-verdade e a expressão booleana da porta NÃO-OU são apresentadas a seguir:</p><p>26CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A expressão booleana da porta X-OR é, a princípio, S=ĀB+AB, no entanto, optou-se</p><p>por estabelecer um novo operador que representa a função.</p><p>S=A ⊕ B ( 4 )</p><p>O operador ⊕, denominado de OU-EXCLUSIVO, foi criado apenas para fins de simplifica-</p><p>ção na representação da função OU-EXCLUSIVA, não fazendo parte da álgebra booleana.</p><p>A tabela-verdade da função OU-EXCLUSIVA é apresentada a seguir.</p><p>Pela análise, podemos enunciar a função OU-EXCLUSIVA da seguinte maneira: “A sa-</p><p>ída é 1 quando as variáveis de entrada forem diferentes entre si”.</p><p>PORTA NÃO-OU-EXCLUSIVO (EXCLUSIVE-NOR / X-NOR)</p><p>Adicionando uma porta Inversora na saída de uma porta OUEXCLUSIVO, obtém-se a</p><p>porta NÃO-OU-EXCLUSIVO, também conhecida por X-NOR. A seguir, será possível ilustrar</p><p>a representação gráfica da porta NÃO-OU-EXCLUSIVO.</p><p>Pode-se concluir que a expressão booleana da porta X-NOR é . De forma similar à por-</p><p>ta OU-EXCLUSIVA, foi criado um operador para simplificar a representação da função lógi-</p><p>ca, o , denominado operador NÃO-OU-EXCLUSIVO. Assim, a expressão booleana da função</p><p>pode ser escrita conforme mostrado na Equação 8.</p><p>S=A ⊙ B ( 5 )</p><p>A porta lógica também é denominada de COINCIDÊNCIA, pois sua saída só vale 1 se</p><p>houver coincidência entre os valores das entradas.</p><p>Tabela 7 – TABELA-VERDADE DA PORTA OU-EXCLUSIVA (AUTOR)</p><p>Tabela 8 – TABELA-VERDADE DA PORTA OU-EXCLUSIVA (AUTOR)</p><p>Figura 15 - PORTA NÃO-OU-EXCLUSIVO (AUTOR).</p><p>Descrição da imagem: a imagem ilustra a representação de uma porta lógica OU-EXCLUSIVA</p><p>com as entradas A e B, seguindo para uma porta NÃO-OU e saída S; à direita da imagem, a</p><p>representação desta porta NÃO-OU-EXCLUSIVO, com as mesmas entradas e saída.</p><p>27CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>INTRODUÇÃO AOS CIS</p><p>Circuito integrado (CI) é um circuito eletrônico que incorpora diversos componentes</p><p>extremamente pequenos (principalmente transistores, diodos, resistores e capacitores),</p><p>“gravados” em uma pequena lâmina, chamada de chip, de material semicondutor (como</p><p>silício e germânio).</p><p>Os CIs são usados em praticamente sua totalidade, nos equipamentos eletrônicos exis-</p><p>tentes hoje e revolucionaram o mundo da eletrônica: apresentarem alto desempenho e bai-</p><p>xo custo, em comparação ao circuito discreto (que era anteriormente utilizado).</p><p>As portas lógicas são fabricadas nos CIs, nas tecnologias Transistor - Transistor - Logic</p><p>(Logica Transistor - Transistor), chamados de TTI e Complementary Metal Oxide Semicon-</p><p>ductor (Semicondutor de Óxido-Metal Complementar), chamados de CMOS. As portas lógi-</p><p>cas AND, OR, NAND e NOR podem ser encontradas comercialmente com duas, três, quatro</p><p>ou oito entradas. Já a porta inversora sempre possui uma entrada (LOURENÇO, 2009).</p><p>Todas as especificações técnicas destes e de outros circuitos integrados comerciais</p><p>são encontradas nos manuais dos fabricantes. Importante destacar que os manuais dos fa-</p><p>bricantes fornecem uma série muito grande de circuitos integrados com suas respectivas</p><p>especificações técnicas, porém, a maioria deles é escrita em inglês e não é facilmente en-</p><p>contrada comercialmente.</p><p>Figura 16 – EXEMPLO DE UM CI.</p><p>28CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>ENTRADAS DE CIRCUITOS INTEGRADOS</p><p>Em projetos de sistemas digitais, é muito comum haver a necessidade de fixar um de-</p><p>terminado nível lógico nas entradas das portas lógicas e de outros circuitos digitais inte-</p><p>grados, como também é comum não utilizar determinadas entradas.</p><p>Para isso são necessários alguns cuidados, conforme descrito por Lourenço, 2009:</p><p>• Uma entrada em aberto num circuito integrado TTL é entendida como nível logico 1;</p><p>• Uma entrada em aberto num circuito integrado CMOS é entendida como nível lógico 0;</p><p>• Para evitar que uma entrada não utilizada esteja suscetível a ruídos externos, é muito</p><p>comum fixar o seu nível lógico através de resistores denominados:</p><p>a. pull-up: resistor que liga uma entrada ao Vcc, fixando-a em nível lógico 1;</p><p>b. pull-down: resistor que liga uma entrada ao terra, fixando-a em nível lógico 0.</p><p>ÁLGEBRA BOOLEANA</p><p>Em 1854, o matemático inglês George Boole descreveu um novo tipo de álgebra cujas</p><p>variáveis poderiam assumir apenas dois valores: 0 ou 1.</p><p>Inicialmente, apenas um estudo teórico para explicar a lógica, essa álgebra em parti-</p><p>cular, nomeada por Álgebra Booleana, mostrou-se ideal para tratar do estudo do chavea-</p><p>mento de sistemas telefônicos nas primeiras décadas do século passado. Naquela época, em</p><p>1938, Claude Shannon, um estudante do MIT, aplicou a álgebra booleana para descrever o</p><p>funcionamento de sistemas telefônicos, conforme explica Ferreira (2019).</p><p>Atualmente, a lógica booleana está presente em todos os circuitos e sistemas digitais</p><p>eletrônicos. O mundo digital é movido por essa lógica de princípios simples, criada há mais</p><p>de 150 anos. Pode-se afirmar, com toda certeza, que a álgebra booleana faz parte da vida de</p><p>todos, mesmo que de forma imperceptível.</p><p>A seguir, serão apresentados os postulados formulados por Boole, que determinam o</p><p>comportamento das expressões booleanas. O conhecimento dos postulados permitirá pre-</p><p>ver o comportamento das funções e portas lógicas, que serão estudadas adiante neste livro.</p><p>POSTULADOS DE BOOLE</p><p>As álgebras booleanas representam uma importante classe das álgebras cujo nome é</p><p>uma homenagem ao matemático e lógico inglês George Boole (1815-1864). Por definição,</p><p>existe a composição de uma álgebra booleana e os quatro postulados os quais devem ser</p><p>obedecidos. Entenda por postulado as premissas, verdades primeiras que são adotadas sem</p><p>necessidade de demonstração, mandatórias para que uma dada álgebra seja considerada</p><p>booleana (PAIXÃO, JUNIOR, 2014).</p><p>29CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Uma álgebra booleana é sempre composta por uma tríade: {B, +;}, em que:</p><p>• “B” é um conjunto de elementos;</p><p>• “+” e “.” são operações aplicadas entre dois elementos de “B”.</p><p>Uma álgebra somente será considerada booleana se respeitar os quatro postulados</p><p>descritos a seguir:</p><p>• Postulado 1: Se a,b ∈ B, então:</p><p>1. a + b = b + a</p><p>2. a . b = b . a</p><p>O Postulado I impõe que para dois elementos (a, b) pertencentes a B, as operações e “.”</p><p>deverão ser comutativas, isto é, a ordem dos fatores não altera o resultado.</p><p>• Postulado 2: Se a, b, c ∈ B, então:</p><p>1. a +(b . c) = (a + b) . (a + c)</p><p>2. a .(b . c) = (a . b) + (a . c)</p><p>O Postulado 2 impõe que para três elementos (a. b. c) pertencentes a B, as operações</p><p>“+” e “.” deverão ser distributivas, isto é, a operação “+” se distribui sobre a operação “.”</p><p>e vice-versa.</p><p>• Postulado 3: O conjunto B possui dois “elementos de identidade” distintos, denomina-</p><p>dos “0” e “1”, tal que para cada elemento de B:</p><p>1. 0 + a = a + 0 = a</p><p>2. 1 . a = a . 1 = a</p><p>O Postulado 3 impõe a existência, entre os elementos de B, de dois elementos</p><p>de iden-</p><p>tidades distintos, denominados “0” e “1” (que não possuem relação direta com os núme-</p><p>ros 0 e 1 utilizados na álgebra convencional), que operam como elemento identidade para a</p><p>operação “+” (elemento O) e elemento identidade para a operação “.” (elemento 1).</p><p>• Postulado 4: para todo elemento a ∈ B existe um elemento a’, denominado “comple-</p><p>mento de a”, tal que:</p><p>1. a + a’ = 1</p><p>2. a . a’ = 0</p><p>30CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>O Postulado 4 impõe que para todo elemento de B exista também um segundo elemen-</p><p>to que, se relacionados pela operação resulte no elemento identidade da operação “.” e se</p><p>relacionados pela operação “.”, resulte no elemento identidade da operação “+”.</p><p>Relacionado aos Teoremas de Boole são estruturas algébricas (ou identidades) que</p><p>“captam as propriedades essenciais” dos operadores lógicos e de conjuntos. Ainda, ofere-</p><p>cem uma estrutura para lidar com “afirmações”.</p><p>TEOREMAS DE UMA VARIÁVEL</p><p>São nove teoremas de Boole de uma variável, conforme apresentado a seguir.</p><p>• Da adição:</p><p>1. A + 0 = A, Prova:</p><p>o Se A = 0 → 0 + 0 = 0</p><p>o Se A = 1 → 1 + 0 = 1</p><p>2. A + 1 = 1, Prova:</p><p>o Se A = 0 → 0 + 1 = 1</p><p>o Se A = 1 → 1 + 1 = 1</p><p>3. A + A = A, Prova:</p><p>o Se A = 0 → 0 + 0 = 0</p><p>o Se A = 1 → 1 + 1 = 1</p><p>4. A + Ā = 1 , Prova</p><p>o Se A = 0 → 0 + 1 = 1</p><p>o Se A = 1 → 1 + 0 = 1</p><p>• Da Multiplicação:</p><p>5. A · 0 = 0, Prova:</p><p>o Se A = 0 → 0 · 0 = 0</p><p>o Se A = 1 → 1 · 0 = 0</p><p>6. A · 1 = A, Prova:</p><p>o Se A = 0 → 0 · 1 = 0</p><p>o Se A = 1 → 1 · 1 = 1</p><p>7. A · A = A, Prova:</p><p>o Se A = 0 → 0 · 0 = 0</p><p>o Se A = 1 → 1 · 1 = 1</p><p>31CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>8. A · Ā = 0, Prova:</p><p>o Se A = 0 → 0 · 1 = 0</p><p>o Se A = 1 → 1 · 0 = 0</p><p>• Da Complementação:</p><p>9. A =A, Prova:</p><p>Se A = 0 → 0 = 1 = 0</p><p>Se A = 1 → 1 = 0 = 1</p><p>TEOREMAS PARA DUAS VARIÁVEIS</p><p>São três teoremas de Boole envolvendo duas variáveis. A comprovação de cada teore-</p><p>ma é apresentada junto destes.</p><p>1. A(A+B) = A</p><p>A(A+B) = A.A + A.B = A + A.B = A(1+B) = A.1 = A</p><p>2. A(Ā+B) = AB</p><p>A(Ā+B) = A.Ā + A.B = 0 + A.B = AB</p><p>3. A + ĀB = A + B</p><p>A + ĀB = A + A + ĀB (pois A + A = A,então,não altera a expressão)</p><p>=A(1+B) + A.A + Ā.B (pois 1 + B = 1 e A.A = A, então, não se alterou a expressão)</p><p>=A + AB + AA + Ā.B</p><p>Colocando em evidência:</p><p>=A(1 + A) + B(A + Ā)</p><p>Temos que:</p><p>= 1+A = 1 e A + Ā</p><p>= 1, então, a expressão pode ser simplificada para:</p><p>= A + B</p><p>TEOREMAS DE MORGAN</p><p>Os teoremas de De Morgan são muito utilizados na prática para a simplificação de ex-</p><p>pressões booleanas. São dois os teoremas que veremos a seguir.</p><p>1° TEOREMA DE MORGAN</p><p>O teorema afirma que “o complemento do produto é igual à soma dos complementos”.</p><p>A Equação 5 representa o teorema na forma de uma expressão booleana.</p><p>32CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>( 6 )</p><p>A comprovação do teorema pode ser feita pela análise das tabelas-verdades dos dois</p><p>lados da equação.</p><p>2° TEOREMA DE MORGAN</p><p>Segundo teorema de De Morgan estabelece que “o produto dos complementos é igual</p><p>ao complemento da soma”. O teorema é apresentado na forma de uma expressão booleana</p><p>na Equação 6 a seguir:</p><p>( 7 )</p><p>A comprovação do teorema pode ser feita pela análise das tabelas-verdades dos dois</p><p>lados da equação.</p><p>É importante ressaltar que ambos os teoremas de De Morgan podem ser aplicados para</p><p>qualquer número de variáveis de entrada.</p><p>Assim, como exemplo, podemos afirmar que:</p><p>SIMPLIFICAÇÕES DE EXPRESSÕES PELOS TEOREMAS DE BOOLE</p><p>Ao tratar de sistemas e eletrônica digital, um problema enfrentado frequentemente é a</p><p>simplificação de expressões booleanas. A simplificação das expressões permite trabalhar com</p><p>sistemas com menos elementos, havendo mais agilidade e menor probabilidade de erros.</p><p>Neste momento, vamos analisar como simplificar as expressões através dos Teoremas</p><p>de Boole. Mais adiante, outro método de simplificação será abordado.</p><p>• Exemplo 14: simplificar as seguintes expressões booleanas:</p><p>o ABCA</p><p>= ...A ABC</p><p>= ABC</p><p>o ABC + ABC + ABC</p><p>= AB C( + C) + ABC</p><p>Tabela 9 - COMPROVAÇÃO DO 1° TEOREMA DE DE MORGAN (AUTOR).</p><p>Tabela 10 - COMPROVAÇÃO DO 2° TEOREMA DE DE MORGAN (AUTOR).</p><p>33CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>= AB(1) + ABC</p><p>= AB + ABC</p><p>= A (B + BC) aplicando o teorema 3.2 c:</p><p>= A (B + C)</p><p>o S=ABC+AC+AB, apresentado por Idoeta e Capuano (2008). Coloca-se, em evidência,</p><p>o termo A:</p><p>S=A(BC+ C + B)</p><p>Aplicando a propriedade associativa, temos:</p><p>S=A[BC+(C + B)]</p><p>Aplicando a identidade X = X, temos:</p><p>Aplicando o teorema de De Morgan, temos:</p><p>S=A[BC+(BC)]</p><p>Chamando de, logo (BC)=Y, temos, então:</p><p>S = A (Y+Y)</p><p>Como Y+Y=1, logo S = A.1 = A</p><p>Assim, chega-se à resposta final, que é: S = A</p><p>Fica evidenciada a importância de conhecer as identidades e teoremas apresenta-</p><p>dos para a simplificação de expressões booleanas, ocasionando o desenvolvimento de</p><p>sistemas mais simples, por consequência.</p><p>SÍNTESE</p><p>Nesta unidade, que compreende, abordamos os temas relacionados às portas</p><p>lógicas e circuitos integrados digitais, os chamados CIs. Descrevemos como a lógica</p><p>combinacional digital é aplicada, abordando exemplos para facilitar o entendimento.</p><p>Foram apresentadas as portas lógicas e suas combinações, ilustrando o conteúdo das</p><p>tabelas-verdade, com valores binários de entradas e saídas.</p><p>Uma introdução aos CIs é considerada de suma relevância para o entendimento da</p><p>composição de sistemas digitais, visto a tratativa de utilização em lógica digital, a qual</p><p>foram apresentadas nesta unidade. Concluindo, um detalhamento sobre álgebra boole-</p><p>ana foi demonstrado, com base em teoremas como o de Boole e Morgan, possibilitando</p><p>também, nas simplificações de expressões, mas complexas.</p><p>34CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>1. Pela combinação das três portas lógicas básicas (E, OU e Inversora) estudadas anterior-</p><p>mente, são obtidas outras portas lógicas denominadas secundárias. As portas secun-</p><p>dárias permitem, em muitos casos, desenvolver sistemas digitais com menos compo-</p><p>nentes. Considere três variáveis booleanas, A, B e C. Se A = 1, B = 0 e C = 1, qual será o</p><p>resultado da expressão lógica (A AND B) OR (NOT C)?</p><p>a. S = 0</p><p>b. S = 1</p><p>c. S = 011</p><p>d. S = 101</p><p>e. Nenhuma das alternativas.</p><p>2. Atualmente, a lógica booleana está presente em todos os circuitos e sistemas digitais</p><p>eletrônicos. O mundo digital é movido por essa lógica de princípios simples, criada há</p><p>mais de 150 anos. Pode-se afirmar, com toda certeza, que a álgebra booleana faz parte</p><p>da vida de todos, mesmo que de forma imperceptível. Considere duas variáveis boolea-</p><p>nas, A e B. Se A = 0 e B = 1, qual será o resultado da expressão lógica A + B?</p><p>a. S = 10</p><p>b. S = 01</p><p>c. S = 0</p><p>d. S = 110</p><p>e. Nenhuma das opções.</p><p>3. O sistema binário também é do tipo posicional, em que cada dígito tem um peso expres-</p><p>so em potência de 2. O bit mais significativo (Most Significative Bit - MSB) é o primeiro da</p><p>esquerda, enquanto o menos significativo (Least Significative Bit - LSB) é aquele mais à</p><p>direita. A quantidade de valores que se pode representar com números binários depende</p><p>do número de bits empregado. Com base neste texto, marque quantos valores distintos</p><p>podem ser representados utilizando números binários de 1, 2, 3 e 4 bits?</p><p>a. Para 1 bit: 21 = 2 possibilidades (0 e 1);</p><p>Para 2 bits: 22 = 4 possibilidades (00, 01, 10 e 11);</p><p>Para 3 bits: 23 = 8 possibilidades (000, 001, 010, 011, 100, 101, 110 e 111);</p><p>Para 4 bits: 24 = 16 possibilidades.</p><p>b. Para 1 bit: 22 = 4 possibilidades (0 e 1);</p><p>Para 2 bits: 23 = 6 possibilidades (00, 01, 10, 11, 10, 11);</p><p>Para 3 bits: 24 = 8 possibilidades (000, 001, 010, 011, 100, 101, 110 e 111);</p><p>Para 4 bits: 25 = 12 possibilidades.</p><p>c. Para 1 bit: 21 = 4 possibilidades (00, 01, 10 e 11);</p><p>Para 2 bits: 22 = 8 possibilidades (000, 001, 010, 011, 100, 101, 110 e 111);</p><p>Para 3 bits: 23 = 12 possibilidades;</p><p>Para 4 bits: 24 = 32 possibilidades.</p><p>d. Para 1 bit: 22 = 0 possibilidades;</p><p>Para 2 bits: 23 = 2 possibilidades (0 e 1);</p><p>Para 3 bits: 24 = 4 possibilidades (00, 01, 10 e 11);</p><p>Para 4 bits: 25 = 8 possibilidades</p><p>(000, 001, 010, 011, 100, 101, 110 e 111).</p><p>35CIRCUITOS DIGITAIS I</p><p>EXERCÍCIOS SUMÁRIO</p><p>4. Dado o circuito lógico da Figura 17:</p><p>Obtenha a expressão booleana equivalente</p><p>deste circuito.</p><p>5. Dada a tabela-verdade a seguir:</p><p>Descreva a solução do circuito lógico.</p><p>Figura 17 - Circuito Lógico (AUTOR).</p><p>Tabela 11 - TABELA-VERDADE (AUTOR).</p><p>Gabarito:</p><p>1. Resposta B. A expressão lógica (A AND B) OR (NOT C) envolve os operadores AND (E), OR (OU) e NOT (NÃO). O operador AND retorna verdadeiro (1)</p><p>apenas quando ambos os operandos são verdadeiros. O operador OR retorna verdadeiro (1) quando pelo menos um dos operandos é verdadeiro. O</p><p>operador NOT inverte o valor de uma variável, transformando 1 em 0 e vice-versa. No caso dado, temos A = 1, B = 0 e C = 1. Portanto, (A AND B) será igual a</p><p>0, pois um dos operandos (B) é falso. Além disso, NOT C será igual a 0, pois C é verdadeiro e o operador NOT inverte o valor. Assim, a expressão (A AND B)</p><p>OR (NOT C) será 0 OR 0, o que resulta em 0. Portanto, a resposta correta é B) 1, pois a expressão lógica resulta em falso.</p><p>2. Resposta C. A expressão lógica A + B representa a operação OR (ou “OU”) entre A e B. Na Álgebra Booleana, o valor 1 representa verdadeiro e o valor 0</p><p>representa falso. O operador OR retorna verdadeiro (1) quando pelo menos um dos operandos é verdadeiro. No caso dado, A = 0 (falso) e B = 1 (verdadeiro),</p><p>então a expressão A + B resultará em 1, indicando verdadeiro.</p><p>3. Resposta A.</p><p>Calculam-se as quantidades pela Equação 2 (Quantidade = 2</p><p>N</p><p>) deste tema:</p><p>Para 1 bit: 21 = 2 possibilidades (0 e 1);</p><p>Para 2 bits: 22 = 4 possibilidades (00, 01, 10 e 11);</p><p>Para 3 bits: 23 = 8 possibilidades (000, 001, 010, 011, 100, 101, 110 e 111);</p><p>Para 4 bits: 24 = 16 possibilidades.</p><p>O exposto a seguir apresenta a equivalência numérica entre os 16 primeiros valores naturais dos sistemas binário e decimal. Nota-se que, por possuir</p><p>menos símbolos, o sistema binário requer a utilização de mais casas numéricas para representar as quantidades, em comparação com o sistema decimal.</p><p>Quantidade = 2</p><p>N</p><p>, sendo o N a quantidade de bits disponível.</p><p>4. Resposta esperada:</p><p>Então: S = (A + B).(C + D)</p><p>5. Resposta esperada: inicialmente, é necessário obter a expressão booleana da tabela-verdade, conforme já visto anteriormente.</p><p>Temos que: S = ABC + ABC + ABC + ABC</p><p>Simplificando:</p><p>S = AB (C + C) + ABC + ABC</p><p>= AB + ABC = ABC</p><p>= ABC + B(A + AC)</p><p>= ABC + B(A + C)</p><p>= ABC + B(A + AC)</p><p>= ABC + B(A + C) → Pela regra: X = XY = X + Y</p><p>S + ABC + AB + BC</p><p>A partir da expressão booleana simplificada, podemos desenhar o circuito lógico.</p><p>36</p><p>CIRCUITOS</p><p>COMBINACIONAIS</p><p>Nesta unidade, estudaremos sobre as lógicas, porém com a apresentação</p><p>de uma forma de simplificação, aplicando os mapas de Karnaugh.</p><p>37CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A aplicação de álgebra booleana pode ser complicada, em muitos casos, para simplifi-</p><p>car expressões. Além de ser trabalhoso (e exigir a memorização de todas as leis), o método</p><p>pode ocasionar soluções que, embora pareçam mínimas, muitas vezes não são.</p><p>O mapa de Karnaugh fornece um método simples e direto de minimizar expressões</p><p>booleanas. Com o mapa de Karnaugh, expressões booleanas com até cinco variáveis podem</p><p>ser simplificadas.</p><p>Complementando e concluindo a unidade, serão abordados os temas dos circuitos</p><p>combinacionais, propriamente ditos.</p><p>SIMPLIFICAÇÕES POR MAPA DE KARNAUGH</p><p>O mapa de Karnaugh fornece um método simples e direto de minimizar expressões</p><p>booleanas. Com o mapa de Karnaugh, expressões booleanas com até cinco variáveis podem</p><p>ser simplificadas.</p><p>SIMPLIFICAÇÃO DE EXPRESSÕES BOOLEANAS PELO MÉTODO DE VEITCH-</p><p>KARNAUGH (MAPA DE KARNAUGH)</p><p>Os Mapas de Karnaugh se diferenciam de acordo com o número de entradas do circui-</p><p>to. Nós veremos os mapas de duas até cinco entradas. Em cada mapa, devem ser preenchidas</p><p>as células que correspondem à saída 1 da tabela-verdade, e as demais precisam ficar vazias.</p><p>O objetivo é criar agrupamentos com o maior número possível de células contendo</p><p>“1”, observando as diretrizes explicadas adiante. A seguir na Figura 19, você poderá conferir</p><p>a estrutura de um Mapa de Karnaugh para quatro variáveis de entrada (na esquerda) e para</p><p>três variáveis (na direita).</p><p>ESTRUTURA GERAL DOS MAPAS DE KARNAUGH</p><p>Antes de prosseguirmos com a apresentação do método de minimização (ou simplifi-</p><p>cação) pelo Mapa de Karnaugh, convém compreender como o mapa é montado ou constru-</p><p>ído. Para tanto, vamos utilizar, como exemplo, o mapa para quatro variáveis.</p><p>Figura 19 - TIPOS DE MAPA DE KARNAUGH QUATRO E TRÊS VARIÁVEIS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra dois quadros numéricos, descrevendo se</p><p>tratar de mapas de Karnaugh. O da esquerda, apresentação de um quadro de A =</p><p>0, contendo 5 linhas e 5 colunas: na primeira coluna, contém a descrição DE, sendo</p><p>na sequência das linhas a seguir, 00, 01, 11 e 10; na primeira linha, descrição BC,</p><p>sendo na sequência das colunas a seguir, 00, 01, 11 e 10. Nas demais linhas/colunas,</p><p>a sequência de 1 a 16, iniciando da esquerda para a direita, de cima para baixo. No</p><p>quadro à direita, apresentando A = 1, similar ao quadro da esquerda, porém com a</p><p>sequência numérica de 17 a 32.</p><p>38CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>A seguir, na Figura 20, compararemos uma tabela-verdade de quatro entradas e seu</p><p>respectivo mapa de Karnaugh. Cada uma das 16 possíveis combinações está identificada pe-</p><p>los números de 1 a 16 tanto na tabela-verdade quanto no Mapa, para que seja compreendida</p><p>sua correlação. As coordenadas dispostas nas bordas externas do mapa representam o pos-</p><p>sível estado de cada variável de entrada.</p><p>Os números externos ao mapa de Karnaugh, que podem ser compreendidos como sen-</p><p>do as coordenadas de cada célula, representam o estado das variáveis de entrada. Os estados</p><p>das variáveis A e B foram dispostos horizontalmente, enquanto os estados das variáveis C e</p><p>D estão na vertical. Embora seja a forma mais comum de dispor as coordenadas, não haveria</p><p>impedimento para que elas fossem dispostas de outras formas.</p><p>Para verificar sua compreensão na montagem do Mapa de Karnaugh, vamos analisar</p><p>algumas células:</p><p>• A célula 14 é aquela cujas entradas A e B valem 1 e 1, e as entradas C e D valem 0 e 1 (res-</p><p>pectivamente).</p><p>• Para a célula 5, temos que: A = 0, B = 1, C = 0 e D = 0.</p><p>REGRAS PARA CRIAÇÃO DE AGRUPAMENTOS E OBTENÇÃO DA EXPRESSÃO</p><p>BOOLEANA SIMPLIFICADA</p><p>As seguintes regras precisam ser seguidas para a criação de agrupamentos de células</p><p>no Mapa de Karnaugh:</p><p>• Todas as células contendo “1” precisam ser agrupadas. Os agrupamentos não podem</p><p>conter células vazias.</p><p>• O formato dos agrupamentos deve ser quadrado ou retangular, conforme pode ser veri-</p><p>ficado na figura a seguir.</p><p>Figura 19 - TIPOS DE MAPA DE KARNAUGH QUATRO E TRÊS VARIÁVEIS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra dois quadros numéricos, descrevendo se tratar de</p><p>tabela-verdade, à esquerda, e mapa de Karnaugh, à direita. O da esquerda, apresentação</p><p>uma tabela, contendo 17 linhas e 5 colunas: as colunas contém a descrição de A, B, C, D</p><p>e S, seguindo a lógica de tabela-verdade binária nas demais linhas. A coluna S, refere-se à</p><p>resposta sequencial de 1 a 16. No quadro a direita, na primeira coluna, contém a descrição</p><p>CD, sendo na sequência das linhas a seguir, 00, 01, 11 e 10; na primeira linha, descrição</p><p>AB, sendo na sequência das colunas a seguir, 00, 01, 11 e 10. Nas demais linhas/colunas, a</p><p>sequência de 1, 5, 13, 9, 2, 6, 14, 10, 4, 8, 16, 12, 3, 7, 15 e 11, iniciando da esquerda para a</p><p>direita, de cima para baixo.</p><p>39CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>• O número de células agrupadas deve ser uma potência de 2, isto é, 1, 2, 4, 8 ou 16 células.</p><p>• Uma mesma célula pode pertencer a mais de um agrupamento.</p><p>• Cada agrupamento deve ser o maior possível (respeitando as demais regras).</p><p>• O número de agrupamentos deve ser o menor possível.</p><p>Ao fim do processo de criação dos agrupamentos, é feita a obtenção da expressão boo-</p><p>leana já minimizada. Para cada agrupamento,</p><p>é preciso prosseguir com as seguintes etapas:</p><p>• As variáveis de entrada que, para o agrupamento em análise, não tiveram seu valor</p><p>alterado, devem ser escritas como um produto (operação E). As variáveis cujo valor</p><p>é 0 (zero) devem ser escritas negadas (com uma barra). Repetir o passo para os de-</p><p>mais agrupamentos.</p><p>• Ao fim, realizar uma soma (operação OU) entre todos os termos obtidos.</p><p>TIPOS DE MAPAS DE KARNAUGH</p><p>Antes de prosseguirmos com o estudo de alguns exemplos, convém analisar os dife-</p><p>rentes tipos de Mapas de Karnaugh. Os mapas são classificados de acordo com o número de</p><p>variáveis de entrada.</p><p>MAPA DE KARNAUGH PARA DUAS VARIÁVEIS DE ENTRADA</p><p>O mapa de Karnaugh para duas variáveis de entrada, denominadas de A e B, tem o as-</p><p>pecto mostrado a seguir, na Figura 22:</p><p>Figura 21 - EXEMPLOS DE AGRUPAMENTOS (AUTOR).</p><p>Figura 22 - MAPA DE KARNAUGH PARA DUAS VARIÁVEIS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra três mapas de Karnaugh: todos são mapas de</p><p>entradas ABC, sendo o primeiro (superior esquerdo, “Agrupamento retangular”) com a</p><p>demarcação na linha do 0, em todas as colunas; o segundo (superior direito, “Agrupamento</p><p>quadrado”), com a demarcação das linhas 0 e 1, colunas 11 e 10 e o terceiro (inferior central,</p><p>“Agrupamento irregular (não permitido)”), com a demarcação das linhas 0 para as colunas</p><p>01 e 11, e linhas 0 e 1, coluna 10.</p><p>Descrição da imagem: a imagem ilustra a estrutura de um mapa de Karnaugh, com as</p><p>entradas AB.</p><p>40CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>MAPA DE KARNAUGH PARA TRÊS VARIÁVEIS DE ENTRADA</p><p>Para três variáveis de entrada, o mapa de Karnaugh pode ser representado de duas</p><p>maneiras distintas (que não diferem da solução obtida).</p><p>Para três variáveis de entrada, é necessário esclarecer o entendimento de células vizi-</p><p>nhas utilizadas no Mapa de Karnaugh. Quando são realizados os agrupamentos, conforme</p><p>as seis regras descritas, o objetivo é agrupar as células vizinhas entre si.</p><p>Para o mapa de três variáveis, as células das extremidades também são consideradas</p><p>vizinhas, como se o mapa fosse uma folha enrolada. Assim, ao analisar o mapa a seguir, com</p><p>suas células devidamente numeradas para a identificação, podemos afirmar que:</p><p>• As células 1 e 4 são vizinhas.</p><p>• As células 5 e 8 são vizinhas.</p><p>MAPA DE KARNAUGH PARA QUATRO VARIÁVEIS DE ENTRADA</p><p>O mapa com quatro variáveis de entrada terá a aparência mostrada a seguir, na Figura 25.</p><p>Figura 23 - TIPOS DE MAPA DE KARNAUGH PARA TRÊS VARIÁVEIS DE ENTRADA (AUTOR).</p><p>Figura 24 - CÉLULAS VIZINHAS NUM MAPA DE TRÊS VARIÁVEIS (AUTOR).</p><p>Figura 25 - MAPA DE KARNAUGH PARA QUATRO VARIÁVEIS E CÉLULAS IDENTIFICADAS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra as estruturas de mapas de Karnaugh,</p><p>com as entradas ABC. No da esquerda, disposto em 3 linhas e 5 colunas; no da</p><p>direita, 5 linhas e 3 colunas.</p><p>Descrição da imagem: a imagem ilustra a estrutura de mapa de Karnaugh, com</p><p>as entradas ABC. Neste, estão dispostas em 3 linhas e 5 colunas. Internamente no</p><p>mapa, contém a sequência numérica de 1 a 8.</p><p>Descrição da imagem: a imagem ilustra a estrutura de mapa de Karnaugh, com</p><p>as entradas ABCD. Neste, estão dispostas em 5 linhas e 5 colunas. Internamente</p><p>no mapa, contém a sequência numérica de 1 a 16.</p><p>41CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>No mapa, também consideramos as células das extremidades vizinhas entre si, assim,</p><p>podemos afirmar que:</p><p>• A célula 1 é vizinha da célula 4 e da célula 13 (além de ser vizinha das células 2 e 5).</p><p>• A célula 14 é vizinha da 13, 10 e 15, e vizinha da célula 2.</p><p>MAPA DE KARNAUGH PARA CINCO VARIÁVEIS DE ENTRADA</p><p>Para cinco variáveis de entrada, temos um total de 32 possibilidades diferentes de</p><p>combinações.</p><p>Então, o mapa para cinco variáveis pode ser considerado como sendo dois mapas de</p><p>quatro variáveis sobrepostos.</p><p>Assim, ao considerar as duas tabelas do mapa de Karnaugh de quatro variáveis sobre-</p><p>postas, a vizinhança das células deve levar em conta essa condição também (além das ou-</p><p>tras condições já vistas nos itens anteriores).</p><p>Logo, podemos afirmar que a célula 2 é vizinha das seguintes células:</p><p>• 1, 3 e 6.</p><p>• 14, na outra extremidade da tabela.</p><p>• 18, que está na outra tabela.</p><p>OPERAÇÕES ENVOLVENDO CIRCUITOS LÓGICOS</p><p>Um circuito combinacional é aquele em que a (s) saída (s) depende (m) única e exclu-</p><p>sivamente das combinações das variáveis de entrada.</p><p>Figura 26 - MAPA DE KARNAUGH PARA CINCO VARIÁVEIS (AUTOR).</p><p>Figura 27 - UM CIRCUITO COMBINACIONAL DE M ENTRADAS E N SAÍDAS (AUTOR).</p><p>Descrição da imagem: a imagem ilustra dois quadros numéricos, descrevendo se tratar de mapas de</p><p>Karnaugh. O da esquerda, apresentação de um quadro de A = 0, contendo 5 linhas e 5 colunas: na</p><p>primeira coluna, contém a descrição DE, sendo na sequência das linhas a seguir, 00, 01, 11 e 10; na</p><p>primeira linha, descrição BC, sendo na sequência das colunas a seguir, 00, 01, 11 e 10. Nas demais linhas/</p><p>colunas, a sequência de 1 a 16, iniciando da esquerda para a direita, de cima para baixo. No quadro à</p><p>direita, apresentando A = 1, similar ao quadro da esquerda, porém com a sequência numérica de 17 a 32.</p><p>Descrição da imagem: a imagem ilustra a representação de um circuito lógico</p><p>combinacional, descrito como ““M” Entradas”, seguido da sequência 1, 2, ... M, do</p><p>bloco do circuito, resultando em 1, 2, ... N, como ”N” Saídas”.</p><p>42CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Alguns tipos de circuitos combinacionais são: somadores, multiplexadores, codificadores etc.</p><p>Neste tópico, serão apresentadas as técnicas para o projeto de circuitos combinacionais ca-</p><p>pazes de realizar lógicas que atendam a alguma demanda previamente solicitada.</p><p>PROJETO DE CIRCUITOS LÓGICOS</p><p>Conforme explicam Idoeta e Capuano (2008, p. 1):</p><p>Podemos utilizar um circuito lógico combinacional para solucionar problemas em que ne-</p><p>cessitamos de uma resposta quando acontecerem determinadas situações, representadas</p><p>pelas variáveis de entrada. Para construirmos esses circuitos, necessitamos de suas ex-</p><p>pressões características, que são obtidas das tabelas-verdades que representam as situa-</p><p>ções já mencionadas.</p><p>Assim, podemos ilustrar os passos para o projeto de um circuito lógico a seguir, na Figura 28.</p><p>PROJETO DE UM CIRCUITO LÓGICO COM DUAS VARIÁVEIS DE ENTRADA</p><p>Vamos considerar a seguinte situação, descrita a seguir, para analisar as etapas de</p><p>elaboração de um projeto de Circuito Lógico Combinacional com duas variáveis de entrada.</p><p>A seguir na Figura 29, apresentaremos o cruzamento de duas ruas: Rua A, que é a</p><p>preferencial, e Rua B, que é a secundária. Para a situação, vamos projetar um semáforo</p><p>automático que realize as seguintes funções:</p><p>• Quando aparecerem carros transitando apenas na rua A, o semáforo 1 deverá per-</p><p>manecer aberto (luz verde acesa).</p><p>• Quando aparecerem carros transitando apenas na Rua B, o semáforo 2 deverá per-</p><p>manecer aberto.</p><p>• Quando aparecerem carros transitando em ambas as ruas, o semáforo 1 deverá</p><p>permanecer aberto.</p><p>Figura 28 - SEQUÊNCIA DE PROJETO DE UM CIRCUITO LÓGICO COMBINACIONAL (AUTOR).</p><p>Figura 29 - CRUZAMENTO DE DUAS RUAS A E B (AUTOR).</p><p>Descrição da imagem: a imagem ilustra uma sequência de blocos: “Situação Proposta”, “Tabela</p><p>Verdade”, “Expressão Simplificada” e “Circuito Lógico”.</p><p>Descrição da imagem: a imagem ilustra a representação</p><p>de um cruzamento, com semáforos, com as descrições de</p><p>“RUA “A” (preferencial)” e “RUA B”. Há representação de</p><p>“Semáforo 1” e “Semáforo 2”.</p><p>43CIRCUITOS DIGITAIS I</p><p>SUMÁRIO</p><p>Podemos solucionar o problema com a utilização de um circuito lógico. Então, deve-</p><p>mos definir, inicialmente, algumas convenções:</p><p>• A variável “A” será utilizada para representar se há veículos na rua A. Podemos imagi-</p><p>nar que a variável A é um sensor capaz de detectar a presença de veículos. Se aparecerem</p><p>veículos na rua, consideraremos A = 1 e, não havendo veículos, consideraremos A = 0.</p><p>• De maneira similar, para a Rua B, vamos considerar B = 1 se houver veículos, e B = 0 se</p><p>não houver veículos.</p><p>• A luz verde do Semáforo 1 será representada pela variável</p>