aula07_SistemaMemoria_Interna

Prévia do material em texto

2010/2 MATA48 - Arquitetura de Computadores 1
Instituto de Matemática
Departamento de Ciência da Computação
Arquitetura de Computadores
Memória interna (principal)
Prof. Marcos E Barreto
2010/2 MATA48 - Arquitetura de Computadores 2
Tópicos
● Visão geral do sistema de memória
● Organização da memória principal
● Considerações sobre correção de erros
● Organizações avançadas de DRAM
● Referência:
● Stallings. Arquitetura e organização 
de computadores. Cap. 5.
2010/2 MATA48 - Arquitetura de Computadores 3
Visão geral do sistema de memória
● Características dos sistemas de memória
Localização Desempenho
Interna X Externa Tempo de acesso
Capacidade Tempo de ciclo
Nº palavras X nª bytes Tempo de transferência
Unidade de transferência Tipo físico
Bloco X palavra Semicondutor
Método de acesso Magnético
Sequencial Óptico
Direto Magneto-óptico
Aleatório Características físicas
Associativo Volátil X não-volátil
Apagável X não-apagável
Organização
Módulo de memória
2010/2 MATA48 - Arquitetura de Computadores 4
● Localização
● Interna
– Diretamente acessível pelo processador
– Ex: registradores, cache, memória principal e memória 
da UC.
● Externa
– Acessível via controlador de E/S
– Ex: discos, fitas, unidades externas em geral.
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 5
● Capacidade
● Normalmente expressa em bytes (1 byte = 8 bits) 
ou palavras.
● Tamanhos de palavra: 8, 16 e 32 bits.
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 6
● Unidade de transferência (UT)
● Memória interna
– UT é igual ao número de linhas elétricas que entram e 
saem do módulo de memória => número de bits lidos ou 
escritos na memória de uma só vez.
– Pode ser igual ao tamanho da palavra (quantidade de 
bits usados para representar uma instrução ou um valor 
inteiro), mas geralmente é maior (64, 128 ou 256 bytes)
– UT depende da unidade endereçável (geralmente, é a 
palavra).
● Memória externa
– A UT é muito maior que uma palavra.
– A transferência é feita em blocos.
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 7
● Método de acesso
● Acesso sequencial
– Memória organizada em registros, com acesso linear.
– Mecanismo de leitura/escrita compartilhado.
– Ex.: fitas
● Acesso direto
– Blocos e registros têm um endereço exclusivo, baseado 
no local físico.
– Mecanismo de leitura/escrita compartilhado
– O acesso direto alcança uma “vizinhança geral”, sendo 
seguido de um acesso linear até a posição final.
– Ex.: discos
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 8
● Método de acesso
● Acesso aleatório
– Cada posição de memória tem um mecanismo de 
endereçamento exclusivo, fisicamente interligado.
– Tempo para acessar um local é constante e independente dos 
acessos anteriores.
– Ex.: memória pincipal e alguns tipos de cache.
● Associativo
– Memória de acesso aleatório que permite fazer uma 
comparação de um certo número de bits desejados dentro de 
uma palavra para uma combinação específica.
– Tal operação é feita em todas as palavras de memória.
– Palavra é recuperada com base no seu contéudo (parte dele).
– Ex.: memória cache
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 9
● Desempenho
● Tempo de acesso (latência)
– Tempo gasto para uma operação de leitura ou 
escrita, desde o instante em que o endereço a 
ser acesso é apresentado à memória até que o 
dado esteja disponível para leitura ou tenha sido 
escrito => memória aleatória
– Tempo gasto para movimentar o mecanismo de 
leitura/escrita ao local desejado => memória 
sequencial ou de acesso direto.
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 10
● Desempenho
● Tempo de ciclo de memória
– Aplicado principalmente à memória de acesso 
aleatório.
– Consiste no tempo de acesso mais algum tempo 
adicional até que um segundo acesso possa ser 
feito.
– Depende do barramento do sistema, e não do 
processador!
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 11
● Desempenho
● Taxa de transferência
– Taxa em que os dados podem ser lidos ou 
escritos na memória.
– Para memória de acesso aleatório: 1 / tempo de 
ciclo
– Para memória sequencial/direto:
● TN = tempo médio para ler ou escrever N bits
● TA = tempo de acesso médio
● n = número de bits
● R = taxa de transferência em bits por segundo (bps)
Visão geral do sistema de memória
TN=TA n
R
2010/2 MATA48 - Arquitetura de Computadores 12
● Tecnologias
● Memória semicondutora
● Memória magnética
● Memória óptica
● Memória magneto-óptica
● Características físicas
● Volátil x não-volátil (caso especial: ROM)
● Organização
● Arranjo físico de bits para formar as palavras
Visão geral do sistema de memória
2010/2 MATA48 - Arquitetura de Computadores 13
Hierarquia de memória
● Questões de projeto
● Quanto? 
● Com que velocidade? 
● Com que custo?
● Relações
● Tempo de acesso mais rápido: maior custo por bit
● Maior capacidade: menor custo por bit
● Maior capacidade: tempo de acesso mais lento
2010/2 MATA48 - Arquitetura de Computadores 14
Hierarquia de memória
● Descer na hierarquia significa:
a)Diminuição no custo por bit
b)Aumento da capacidade
c) Aumento do tempo de acesso
d)Frequência de acesso
2010/2 MATA48 - Arquitetura de Computadores 15
Memória principal
● Armazenamento de acesso aleatório
● Memória semicondutora X memória de núcleo ferromagnético
● Organização básica: célula de memória
● Propriedades:
● Dois estados estáveis: 0 e 1
● Podem ser escritas (pelo menos uma vez) para definir o estado
● Podem ser lidas para verificar o estado
2010/2 MATA48 - Arquitetura de Computadores 16
● Todos os tipos de memória são de acesso 
aleatório
● Palavras individuais acessadas por meio da lógica interna de 
endereçamento.
Tipos de memória
Tipo de memória Categoria Apagamento Mecanismo de 
escrita
Volatilidade
RAM Leitura-escrita Eletricamente, em nível de byte Eletricamente Volátil
ROM
Somente leitura Não é possível
Máscaras
Não-volátil
PROM
Eletricamente
EPROM
Principalmente 
de leitura
Luz UV, nível de chip
EEPROM Eletricamente, nível de byte
Flash Eletricamente, nível de bloco
2010/2 MATA48 - Arquitetura de Computadores 17
● RAM estática (SRAM)
● Mesmos elementos lógicos 
de um processador
● Portas lógicas e flip-flops
● Armazena valores enquanto 
houver energia
● Usada em memória
cache
RAM (random access memory)
2010/2 MATA48 - Arquitetura de Computadores 18
● RAM dinâmica (DRAM)
● Células que armazenam carga 
em capacitores
● Célula é mais simples e 
menor => memória mais 
densa e barata
● Exigem recarga periódica 
(refresh) => dinâmicas
● Adequadas para requisições 
de grande capacidade 
=> memória principal
RAM (random access memory)
2010/2 MATA48 - Arquitetura de Computadores 19
RAM (random access memory)
● RAM dinâmica (DRAM)
Multiplexação da 
linha de endereço
2010/2 MATA48 - Arquitetura de Computadores 20
RAM (random access memory)
● RAM dinâmica (DRAM)
● A característica dinâmica requer a renovação (refresh) das 
células de memória.
● Leitura de uma linha renova todos os bits daquela linha, 
simultaneamente.
● Tempo de refresh geralmente é um ciclo completo à memória 
(RAS e CAS) => em geral, 8 ms.
● Como a matriz de memória é conceitualmente quadrada, o 
número de etapas para um refresh é a raiz quadrada da 
capacidade da DRAM.
● O tempo de refresh é um dos motivos para a variabilidade da 
latência da memória, o que influencia na penalidadede perda da 
cache.
2010/2 MATA48 - Arquitetura de Computadores 21
● Capacidade da memória (DRAM)
● Amdahl: capacidade da memória deve crescer linearmente com a 
velocidade do processador.
– Ex: processador 1.000 MIPS => memória 1.000 MB
Redução no
crescimento
da capacidade
2010/2 MATA48 - Arquitetura de Computadores 22
● Empacotamento de chips DRAM
● Módulos de memória em linha dupla (DIMM – dual inline 
memory modules).
● DIMMs normalmente têm 4 a 16 DRAMs e são organizados para 
ter 8 bytes de largura + ECC
2010/2 MATA48 - Arquitetura de Computadores 23
Organizações avançadas de DRAM
● Chip DRAM: bloco básico para montagem de memória
● Restrições quanto à arquitetura interna e interface com o barramento de 
memória do processador
● Inserção de vários níveis de cache SRAM para melhorar o 
desempenho
● Melhorias na arquitetura básica da DRAM
Tipo 
de memória
Frequência de 
clock (MHz)
Taxa de 
transferência 
(GB/s)
Tempo de 
acesso (ns)
Contagem 
de pinos
SDRAM 166 1,3 18 168
DDR 200 3,2 12,5 184
RDRAM 600 4,8 12 162
Comparação de desempenho de algumas alternativas à DRAM
2010/2 MATA48 - Arquitetura de Computadores 24
Organizações avançadas de DRAM
● DRAM síncrona (SDRAM)
● Comunicação com processador é sincronizada por um 
sinal de clock e executa na velocidade plena do 
barramento processador/memória
● Emprega um modo de rajada (burst) para eliminar o 
tempo gasto em configuração de endereço e pré-carga 
de fileira de linha e coluna após o primeiro acesso
(modo de página rápida - FPM)
Temporização de leitura da SDRAM (tamanho de rajada = 4, latência de CAS = 2)
2010/2 MATA48 - Arquitetura de Computadores 25
Organizações avançadas de DRAM
● Double Data Rate SDRAM (DDR SDRAM)
● Pode enviar dados 2 vezes 
por ciclo de clock (borda de 
subida e de descida)
2010/2 MATA48 - Arquitetura de Computadores 26
Organizações avançadas de DRAM
● Double Data Rate SDRAM (DDR SDRAM)
● Velocidade de barramento: 133 a 200 MHz
● Chips são rotulados pela largura de banda DIMM de pico
● Ex.: DIMM PC 2100 => 133 MHz x 2 x 8 bytes => 2.100 MB/s
● Também são rotulados pelo número de bits por segundo.
2010/2 MATA48 - Arquitetura de Computadores 27
Organizações avançadas de DRAM
● Double Data Rate SDRAM (DDR SDRAM)
● DDR2
– Reduz a potência diminuindo a voltagem de 2,5 volts para 1,8 volts.
– Maiores taxas de clock: 266, 333 e 400 MHz.
● DDR3
– Reduz a voltagem para 1,5 volts.
– Velocidade de clock máxima de 800 MHz.
2010/2 MATA48 - Arquitetura de Computadores 28
Organizações avançadas de DRAM
● DRAM RamBus (RDRAM)
● Usado pela Intel nos 
chips Pentium 4 
(soquete 423)
● Chips são encapsulados 
com todos os pinos 
para o mesmo lado
2010/2 MATA48 - Arquitetura de Computadores 29
Organizações avançadas de DRAM
● DRAM RamBus (RDRAM)
● Barramento de dados de 16 bits de largura, com velocidade de 
barramento de 400 MHz e duas transferências por ciclo.
● Barramento pode endereçar 320 chips a uma taxa máxima de 1,6 
GBps
● Barramento emprega protocolo assíncrono orientado a bloco
2010/2 MATA48 - Arquitetura de Computadores 30
● Contém um padrão permanente de dados, que 
não pode ser alterado.
● Memória não-volátil => não requer fonte de 
energia
● Aplicações
● Microprogramação, bibliotecas de funções de uso frequente, 
programas do sistemas e tabelas de funções
● Gravação de dados é parte do processo de fabricação 
da ROM
● Custo fixo grande, independente da quantidade de memórias 
fabricadas
● Não permite erros => descarte do lote inteiro
ROM (read-only memory)
2010/2 MATA48 - Arquitetura de Computadores 31
● ROM programável (Programmable ROM)
● Não-volátil
● Pode ser escrita uma vez, de forma elétrica, através 
de equipamentos específicos
● Pequeno número de ROM com determinado 
conteúdo
● Memória principalmente de leitura
● Aplicações com muitas operações de leitura e 
poucas operações de escrita
● Três tipos: EPROM, EEPROM e memória flash
ROM (read-only memory)
2010/2 MATA48 - Arquitetura de Computadores 32
● PROM apagável (Electrically PROM)
● Lida e escrita eletricamente
● Processo de apagamento é feito através de radiação 
ultravioleta
● PROM apagável eletricamente (Electrically-Erasable 
PROM)
● Pode ser escrita a qualquer momento, sem 
necessidade de apagamento
● Vantagem da não-volatilidade combinada com 
atualização no local, através dos barramentos de 
dados e de endereço
● Mais cara que a EPROM e menos densa
Memória principalmente de leitura
2010/2 MATA48 - Arquitetura de Computadores 33
● Memória flash
● Flash => velocidade de reprogramação
● Memória intermediária entre EPROM e EEPROM 
quanto a custo e funcionalidade
● Blocos da memória flash podem ser apagados 
eletricamente em poucos segundos
● Memória com alta densidade => um transistor por bit
Memória principalmente de leitura
2010/2 MATA48 - Arquitetura de Computadores 34
● Principal questão de projeto: 
número de bits de dados que 
podem ser lidos ou escritos 
de uma só vez
● Organizações: 1 bit por chip 
até W palavras de B bits 
cada
Lógica do chip
2010/2 MATA48 - Arquitetura de Computadores 35
Empacotamento e organização do chip
Cápsula EPROM = chip 8Mbits (1M x 8)
A0 – A19: endereço da palavra
D0 – D7: dados
Vcc: fonte de alimentação
Vss: pino terra
CE: indica se o endereço é válido para este chip
Vpp: voltagem de programa
2010/2 MATA48 - Arquitetura de Computadores 36
Empacotamento e organização do chip
Cápsula DRAM = chip 16Mbits (4M x 4)
A0 – A10: endereço da palavra
D1 – D4: dados (entrada e saída)
Vcc: fonte de alimentação
Vss: pino terra
WE e OE: indicam leitura ou escrita
NC = nenhuma conexão
2010/2 MATA48 - Arquitetura de Computadores 37
Memória intercalada
● Os chips que compõem a memória principal podem ser 
agrupados para formar um banco de memória.
● Os bancos de memória podem ser intercalados 
(interleaved memory)
● Cada banco é capaz de atender a uma requisição de 
leitura ou escrita => k bancos atendem k solicitações 
simultâneas.
● Se palavras consecutivas de memória forem 
armazenadas em diferentes bancos, pode-se agilizar a 
transferência de um bloco de memória.
● DICA: apêndice E do livro do Stallings sobre memória intercalada.
2010/2 MATA48 - Arquitetura de Computadores 38
Considerações sobre correção de erros
● Falha permanente X erros não-permanentes
● Falha permanente = defeito físico
● Erro não-permanente = evento aleatório, não-destrutivo
● Uso de técnicas de detecção e correção de erros
M = palavra de dados K = código de verificação f = função verificadora
2010/2 MATA48 - Arquitetura de Computadores 39
Considerações sobre correção de erros
● Códigos de correção de erros
● Número de erros de bits em uma palavra que podem 
ser corrigidos
● Exemplo: 
● código de Hamming
– Palavra de 4 bits atribuídos
às regiões internas dos círculos
– Bit de paridade par na parte
externa de cada círculo
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20
	Slide 21
	Slide 22
	Slide 23
	Slide 24
	Slide 25
	Slide 26
	Slide 27
	Slide 28
	Slide 29
	Slide 30
	Slide 31
	Slide 32
	Slide 33
	Slide 34
	Slide 35
	Slide 36
	Slide 37
	Slide 38
	Slide 39