Slides Aula 0 (R. F. Weber) - Componentes básicos e a arquitetura de von Neumann

Prévia do material em texto

Componentes básicos
e a arquitetura de
von Neumann
Componentes básicos
(*)  Origem: Wikipédia, a enciclopédia livre.
Vários tipos de transistores (*)
Válvula (*)
Componentes básicos
Fonte: http://www.poli.br/~jener/disciplinas/Automacao/Aulas/3‐transistores%20CMOS.pdf
Componentes básicos
Portas Lógicas  (2, 4, 6 ou mais transistores CMOS)
INVERSOR
PORTA AND
PORTA NAND
PORTA OR PORTA XOR
PORTA NOR PORTA XNOR
Componentes básicos
Fonte: http://www.poli.br/~jener/disciplinas/Automacao/Aulas/3‐transistores%20CMOS.pdf
Componentes básicos
Fonte: http://www.poli.br/~jener/disciplinas/Automacao/Aulas/3‐transistores%20CMOS.pdf
Componentes básicos
Fonte: http://www.poli.br/~jener/disciplinas/Automacao/Aulas/3‐transistores%20CMOS.pdf
Componentes básicos
Fonte: http://www.poli.br/~jener/disciplinas/Automacao/Aulas/3‐transistores%20CMOS.pdf
Componentes básicos
Fonte: http://www.poli.br/~jener/disciplinas/Automacao/Aulas/3‐transistores%20CMOS.pdf
Circuitos Combinacionais
• saídas são função apenas das entradas
• são construídos apenas com portas lógicas 
sem realimentação
• não possuem elementos de 
armazenamento (memórias)
• exemplos:
‐multiplexador
‐ decodificador
‐ unidade aritmética e lógica
Circuitos Combinacionais
• soma de produtos
s = a.b + c.d
•produto de somas
s = (a+b).(c+d)
a
b
c
d
s
a
b
c
d
s
Circuitos Combinacionais
a
b
c
d
s
Soma de Produtos Produto de Somas
a
b
c
d
s
Circuitos Combinacionais
Multiplexador (ou Seletor)
a
b
sel
saída
a
sel
b
• duas ou mais entradas (normalmente 2n)
• somente uma saída
• um sinal de “seleção” define qual das entradas é copiada na saída
• para 2n entradas são usados n bits de seleção
Símbolos usados para representar multiplexadores 2‐para‐1
Circuitos Combinacionais
Multiplexador 4‐para‐1 de 8 bits
s
b 8
a 8
c 8
d 8
8 s
a 8
b 8
c 8
d 8
sel 2 sel 2
8
Circuitos Combinacionais
Decodificador
ent
s0
• entrada com n bits
• 2n saídas (correspondem a valores de 0 a 2n‐1 da entrada) 
• somente a saída de índice igual ao valor binário representado pelas entrada fica 
“ativa” (igual a 1, por exemplo)
• todas as demais saídas ficam “desativadas” (iguais a zero, por exemplo)
Símbolos usados para representar decodificadores com entrada de 1 bit
s1
ent
s0
s1
Circuitos Sequenciais
• saídas são função tanto das entradas 
quanto dos valores de saída (estado atual)
• são construídos com portas lógicas com 
realimentação
• permitem construir elementos de 
armazenamento (memórias)
• exemplos:
‐ flip‐flop
‐ registrador
‐ contador
Circuitos Sequenciais
A
B
S1
S2
entradas saídas 
(estado)
realimentação
Circuitos Sequenciais
Flip‐flop Tipo RS
(implementação 1 ‐ com portas NOR)
R
Q
S Q’
R
S
Q
Q’
R(eset) S(et) Qt+1 Resultado
0 0 Qt Estado fica inalterado
0 1 1 Estado passa para 1
1 0 0 Estado passa para 0
1 1 Indeterminado Condição de erro
Circuitos Sequenciais
S’
Q
R’ Q’
R
S
Q
Q’
0
1
1
1
1
0
Flip‐flop Tipo RS 
(implementação 2 ‐ com portas NAND)
R(eset)’ S(et)’ Qt+1 Resultado 
1 1 Qt Estado fica inalterado 
1 0 1 Estado passa para 1 
0 1 0 Estado passa para 0 
0 0 Indeterminado Condição de erro
 
Circuitos Sequenciais
Flip‐flop Tipo D (usando um RS)
D Qt+1 Resultado 
1 1 Estado passa para 1 
0 0 Estado passa para 0 
 
R
S
Q
Q’
D Q
Q’
Circuitos Sequenciais
J K Qt+1 Resultado 
0 0 Qt Estado fica inalterado
1 0 1 Estado passa para 1 
0 1 0 Estado passa para 0 
1 1 Qt’ Complementa o estado
 
J
K
Q
Q’
Flip‐flop (latch) Tipo JK 
(implementação com portas NAND)
Flip‐flops tipo D e T construídos 
usando um flip‐flop tipo JK
Circuitos Sequenciais
D = Data T = Toggle
Circuitos Sequenciais
Tipos de flip‐flop x controle ‐ notação
Sensível à borda (flip‐flop)
R
S
Q
Q’
Ck
R
S
Q
Q’
Ck
positiva
negativa
R
S
Q
Q’
Ck
R
S
Q
Q’
Ck
Sensível ao nível (latch)
nível 1
nível 0
Circuitos Sequenciais
‐ nas bordas positivas do sinal CARGA
‐ quando o sinal ZERAR passa de 1 para 0
Registradores de vários bits
• um flip‐flop por bit
• sinais de controle comuns a todos os flip‐flops
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
CARGA
ZERAR
Quando lê as entradas ?
Quando zera todos os bits ?
Circuitos Sequenciais
Registrador com carga e saída paralelas
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
CARGA
en-1 e1 e0
sn-1 s1 s0
• entradas D lidas simultaneamente, na borda do sinal de CARGA
• saídas disponíveis continuamente (esperar terminar as cargas)
en-2
sn-2
Circuitos Sequenciais
Registrador com carga e saída seriais
(registrador de deslocamento)
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
DC Reset
DC Set
Q
Q’
Ck
D
CARGA
e
s
• entradas D lidas simultaneamente, na borda do sinal de CARGA
• valor de e armazenado no FF da “esquerda”
• demais FFs deslocam para a “direita” seu conteúdo
• valor do FF mais à “direita” sai do registrador
• somente o bit mais à “direita” fica disponível na saída s
Contador binário de 4 bits (usando FFs tipo T)
• contar = somar 1 ao registrador a cada borda negativa do sinal 
de CONTAR
• conta de 00002 a 11112 e depois volta a 00002
• FF da esquerda é o bit menos significativo
• pode ser zerado no meio da contagem (ZERAR)
s3 s2 s1 s0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
CONTAR
ZERAR
s0 s1 s2 s3
DC Reset
DC Set
Q
Q’
Ck
T
DC Reset
DC Set
Q
Q’
Ck
T
DC Reset
DC Set
Q
Q’
Ck
T
DC Reset
DC Set
Q
Q’
Ck
T1 1 1 1
Circuitos Sequenciais
Circuitos Sequenciais
Contador binário de 4 bits (usando FFs tipo JK)
Contador com carga paralela
CARGA
Circuitos Sequenciais
Unidade de Aritmética e Lógica
(circuito combinacional)
UAL
S
X Y
ADD
AND
OR
NOT
Instrução NOT
X S
Instrução OR
SXY
Instrução AND
SXY
n n
n
N Z C V
• os valores de S, N, Z, C e V dependem 
apenas dos valores das entradas X, Y e 
dos sinais de controle
• contém um circuito para cada operação
• o valor que vai para as saídas é 
selecionado de acordo com os sinais de 
controle
Meio Somador (Half Adder)
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Somador Completo (Full Adder)
A B Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Somador Completo (Full Adder)
A B Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Somador binário (paralelo) de n bits
UAL: reunindo todos os circuitos
S Ci
Co
A + B
BA
A AND B A OR B NOT (A)
Sel
S
Códigos de Condição
(registradores de 1 bit)
D = bit 7 da saída da ULA
D = NOR dos 8 bits da saída da ULA
D = XOR do Cin e Cout
do msbit do somador
DC Reset
DC Set
Q
Q’
Ck
D
carga N N
DC Reset
DC Set
Q
Q’
Ck
D
carga Z Z
DC Reset
DC Set
Q
Q’
Ck
D
carga V V
D = Cout do msbit do somador
DC Reset
DC Set
Q
Q’
Ck
D
carga C C
Memória com seleçãolinear
8
2
Endereço Write Dado de Entrada
Posição 0
Posição 1
Posição 2
Posição 3
8
8
8
8
2 Leitura
Dado
de
Saída
8
8
8
8
carga
carga
carga
carga
Memória com seleção matricial
(um “plano” de bits)
L L L L C C C C
CCCC LLLL
Uma palavra: 1 bit em cada “plano”
P0
P1
P2
P3
P4
P5
P6
P7
(1 “plano” pode ser 1 circuito integrado de memória “nk × 1 bit”)
Seleção linear x matricial
Tamanho da memória (em
palavras)
Tamanho do
REM (em bits)
Linhas de seleção
(linear)
Linhas de seleção
(matricial)
256 (Neander, Ahmes) 8 256 2x24 = 32
1.024 10 1.024 2x25 = 64
65.536 (Cesar, PDP 11) 16 65.536 2x28 = 512
1.048.576 (Intel 8086) 20 1.048.576 2x210 = 2.048
16.777.216 (Motorola 68000) 24 16.777.216 2x212 = 8.192
4.294.967.296 (I486, Pentium) 32 4.294.967.296 2x216 = 131.072
2^16
2^8