ENTRADAS ASSINCRONAS

Prévia do material em texto

/13
SISTEMAS DIGITAIS II
ar thur.pau la@engenhar ia .u j f j .b r
Arthur Neves de Paula
/13
Unidade 01 – Flip-Flops e Dispositivos Correlatados
2
▪ Latch com Portas NAND e NOR
▪ Sinais de Clock e Flip-Flops com Clock
▪ Flip-Flop SC com Clock
▪ Flip-Flop JK com Clock
▪ Flip-Flop D com Clock
▪ Entradas Assíncronas
▪ Símbolos IEEE/ANSI
▪ Temporização em Flip-Flops
▪ Aplicações com Flip-Flops
▪ Armazenamento e Transferência de Dados
▪ Transferência Serial de Dados: Registradores de Deslocamento
▪ Divisão de Frequência e Contagem
▪ Dispositivos Schmitt-Trigger
▪ Multivibrador Monoestável
▪ Circuitos Geradores de Clock
/13
▪ A maioria dos FFs com clock também tem uma ou mais
entradas assíncronas (entradas de sobreposição).
▪ As entradas assíncronas são utilizadas para colocar o FF em
estado ALTO ou BAIXO em qualquer instante,
independentemente das condições das outras entradas.
▪ As entradas assíncronas são designadas como:
✓ PRE, PRESET, ou 𝑆𝐷
✓ CLR, CLEAR ou 𝑅𝐷
▪ Quando essas entradas forem ativas em nível BAIXO, será
utilizado uma barra sobre o nome da entrada.
Entradas Assíncronas
3
/13
Flip-Flop JK com Clock e Entradas Assíncronas
4
Resposta do FF
1 1 Operação com clock
0 1 Q = 1
1 0 Q = 0
0 0 Ambíguo
/13
Exercício
5
▪ Determine a saída Q do FF JK com clock e entradas
assíncronas dado que J e K permanecem no estado ALTO e
inicialmente Q se encontra em estado ALTO.
/13
Unidade 01 – Flip-Flops e Dispositivos Correlatados
6
▪ Latch com Portas NAND e NOR
▪ Sinais de Clock e Flip-Flops com Clock
▪ Flip-Flop SC com Clock
▪ Flip-Flop JK com Clock
▪ Flip-Flop D com Clock
▪ Entradas Assíncronas
▪ Símbolos IEEE/ANSI
▪ Temporização em Flip-Flops
▪ Aplicações com Flip-Flops
▪ Armazenamento e Transferência de Dados
▪ Transferência Serial de Dados: Registradores de Deslocamento
▪ Divisão de Frequência e Contagem
▪ Dispositivos Schmitt-Trigger
▪ Multivibrador Monoestável
▪ Circuitos Geradores de Clock
/13
Unidade 01 – Flip-Flops e Dispositivos Correlatados
7
▪ Latch com Portas NAND e NOR
▪ Sinais de Clock e Flip-Flops com Clock
▪ Flip-Flop SC com Clock
▪ Flip-Flop JK com Clock
▪ Flip-Flop D com Clock
▪ Entradas Assíncronas
▪ Símbolos IEEE/ANSI
▪ Temporização em Flip-Flops
▪ Aplicações com Flip-Flops
▪ Armazenamento e Transferência de Dados
▪ Transferência Serial de Dados: Registradores de Deslocamento
▪ Divisão de Frequência e Contagem
▪ Dispositivos Schmitt-Trigger
▪ Multivibrador Monoestável
▪ Circuitos Geradores de Clock
/13
Temporização em Flip-Flops
8
▪ Vários parâmetros de temporização e características devem
ser considerados antes que um FF seja usado em algum
circuito.
▪ Tempo de setup ( 𝒕𝑺 ): Intervalo de tempo que precede
imediatamente a transição ativa do sinal de clock durante o
qual a entrada de controle síncrona tem de ser mantida no
nível adequado.
✓ Faixa: 5 a 50ns
▪ Tempo de setup ( 𝒕𝑯 ): Intervalo de tempo que segue
imediatamente após a transição ativa do sinal de clock
durante o qual a entrada de controle síncrona tem de ser
mantida no nível adequado
✓ Faixa: 0 a 10ns
/13
Temporização em Flip-Flops
9
▪ Atraso de propagação (𝒕𝑷𝑳𝑯 e 𝒕𝑷𝑯𝑳): Sempre que a saída do
FF é alterada, existe um atraso de tempo a partir do instante
em que o sinal é aplicado até o instante em que a saída
comuta de estado. O atraso ocorrente em resposta a sinais
síncronos e assíncronos.
✓ Faixa: 100ns
▪ Frequência máxima de clock (𝒇𝑴𝑨𝑿): Maior frequência que
pode ser aplicada na entrada CLK de um FF mantendo ainda
um disparo confiável.
▪ Tempos de duração de pulsos BAIXO e ALTO (𝒕𝑾(𝑳) e
𝒕𝑾(𝑯)): Tempo mínimo da duração que o sinal CLK e pulsos
assíncronos devem permanecer em alto ou baixo.
▪ Tempo de transição de clock: Duração máxima do tempo
de subida ou descida do sinal de clock.