Baixe o app para aproveitar ainda mais
Prévia do material em texto
Capítulo 2Capítulo 2 Organização de Organização de Sistemas Sistemas ComputacionaisComputacionais (Parte 2)(Parte 2) Prof. Minoru CCF210-Arq.e Org.de Computadores I 2 2.2 Memória Principal 2.2.1 Bits 2.2.2 Endereços de Memória Prof. Minoru CCF210-Arq.e Org.de Computadores I 3 Três maneiras de organizar uma memória de 96 bits. Prof. Minoru CCF210-Arq.e Org.de Computadores I 4 Número de bits por célula para alguns computadores comerciais historicamente interessantes. Prof. Minoru CCF210-Arq.e Org.de Computadores I 5 2.2.3 Ordenação dos bytes (a) Memória big endian (b) Memória little endian Prof. Minoru CCF210-Arq.e Org.de Computadores I 6 (a) Registro pessoal para uma máquina big endian. (b) O mesmo registro para uma máquina little endian. (c) Resultado da transferência de big endian para little endian. (d) Resultado do deslocamento de bytes (c). Prof. Minoru CCF210-Arq.e Org.de Computadores I 7 2.2.4 Códigos com Correção de Erros Dados armazenados podem sofrer alterações, por exemplo oscilação de tensão de alimentação. Palavra de código => n (número de bits total) = m (tamanho da palavra) + r (bits de redundância) Distância de Hamming é calculada executando-se um OU-EXCLUSIVO entre 2 palavras e contar os bits 1 gerados, por exemplo: 10001001 e 10110001, distam 3 unidades de Hamming. Prof. Minoru CCF210-Arq.e Org.de Computadores I 8 As propriedades de detecção e correção de erros depende da distância de Hamming. Para detectar d erros é necessário uma distância de Hamming de d +1. Para corrigir d erros é necessário um código com distância de 2.d +1. Bit de paridade devem ser acrescentados. Prof. Minoru CCF210-Arq.e Org.de Computadores I 9 Número de bits de verificação para um código que pode corrigir um único erro. Prof. Minoru CCF210-Arq.e Org.de Computadores I 10 (a) Codificação de 1100 (b) Paridade par adicionada (c) Erro em AC Prof. Minoru CCF210-Arq.e Org.de Computadores I 11 Construção do código de Hamming para a palavra de memória 11110000010101110 adicionando 5 bits de verificação aos 16 bits de dados. Bit 1 verifica os bits: 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21 Bit 2 verifica os bits: 2, 3, 6, 7, 10, 11, 14, 15, 18, 19 Bit 4 verifica os bits: 4, 5, 6, 7, 12, 13, 14, 15, 20, 21 Bit 8 verifica os bits: 8, 9, 10, 11, 12, 13, 14, 15 Bit 16 verifica os bits: 16, 17, 18, 19, 20, 21 Prof. Minoru CCF210-Arq.e Org.de Computadores I 12 2.2.5 Memória Cache Cache -> palavra francesa cacher que significa esconder O cache localiza-se logicamente entre a CPU e a memória principal. Fisicamente há vários locais onde ela pode ser colocada. Procura-se beneficiar do PRINCÍPIO DA LOCALIDADEPRINCÍPIO DA LOCALIDADE. Prof. Minoru CCF210-Arq.e Org.de Computadores I 13 Quantidade de vezes que um determinado dado é acessado - k Taxa de acertos: representa a fração de todas as referências que puder ser satisfeitas pela cache – h Taxa de falhas: 1 – h Tempo médio de acesso = c +(1 - h).m Onde c é o tempo de acesso da memória cache Prof. Minoru CCF210-Arq.e Org.de Computadores I 14 2.2.6 Tipos de Memória e Encapsulamento de Memória SIMM – Single Inline Memory Module DIMM - Dual Inline Memory Module Módulo de memória em linha única (single inline memory module) (SIMM) contendo 256 MB. Dois dos chips controlam o SIMM. Prof. Minoru CCF210-Arq.e Org.de Computadores I 15 Prof. Minoru CCF210-Arq.e Org.de Computadores I 16 Prof. Minoru CCF210-Arq.e Org.de Computadores I 17 Slide 1 Slide 2 Slide 3 Slide 4 Slide 5 Slide 6 Slide 7 Slide 8 Slide 9 Slide 10 Slide 11 Slide 12 Slide 13 Slide 14 Slide 15 Slide 16 Slide 17
Compartilhar