Pratica6 EletDig CtosCombinacionais

Prévia do material em texto

Laboratório de Eletrônica digital 
Prática No. 5 – Circuitos combinacionais II. 
OBJETIVOS: 
• Projetar e implementar um codificador decimal para binário.
• Projetar e implementar circuitos aritméticos.
• Projetar e implementar um circuito gerador e verificador de paridade.
MATERIAIS 
• Multímetro.
• Módulo de treinamento em eletrônica analógica/digital da Minipa.
• Cabos de conexão.
1. PRÉ-INFORME:
• Projete e apresente os seguintes circuitos no pré-informe (lembre-se de
usar os procedimentos descritos na aula: tabela-verdade, expressão
booleana de cada variável de saída, simplificação usando mapas de
Karnaugh e projeção do circuito correspondente):
o Um codificador dos números do sistema decimal {0, 1, 2, 3} para o
sistema binário {00 – 01 – 10 - 11}.
o Um circuito meio-somador.
o Um circuito somador/subtrator completo para dois números de um
bit. Neste caso não considere a representação em complemento
de 2 desses números, isto é, realize um circuito para somar e
outro circuito para subtrair esses números. Isto é ilustrado nos
slides 5-9 e 14-19 da aula “Aritmética Digital e Circuitos MSI”.
• Faça a simulação dos circuitos da prática. Apresente as simulações no 
pré-informe e explique o funcionamento de cada circuito a partir das 
simulações realizadas. Observação: O display de 7 segmentos recebe 
informação em binário e decodifica esta informação para que seja 
visualizada no sistema decimal.
• Faça a leitura sobre circuitos detectores de erro (seções 2.9 e 4.7) e
resolva os exercícios da última página. Apresentar a resolução dos
exercícios no pré-informe.
• Leia o roteiro da prática antes de entrar ao laboratório.
Observação: o roteiro da prática não faz parte do pré-informe. 
2. PROCEDIMENTOS DA PRÁTICA
Recomendações: 
• Antes de energizar um circuito verifique cuidadosamente:
- As conexões (fios soltos, ligações erradas, elementos curto-
 circuitados ou sem alimentação). 
 - Níveis de tensão aplicados (ter cuidado de não aplicar tensões 
inadequadas). 
- Limites de operação (verificar que cada componente trabalha na faixa 
de operação adequada). 
• Antes de realizar qualquer mudança no circuito desligue as fontes de
alimentação.
• Faça as ligações da forma mais ordenada possível (vermelho para [+Vcc,
preto para GND, amarelo e azul para conexões intermediárias). Isto facilita
a revisão do circuito.
• Recomenda-se chegar cedo na aula de laboratório e aproveitar o tempo
ao máximo.
2.1 Implemente um codificador do sistema Sis={0, 1, 2, 3} para o sistema 
binário. Visualize os resultados no display de 7 segmentos e preencha a tabela-
verdade. Lembre que este circuito não considera o acionamento de várias 
chaves simultaneamente. Não desmonte o circuito implementado. 
DISPLAY
DCD_HEX_BLUE
LEVEL_GENERATOR
U1A
4071BD_5V
U2A
4071BD_5V
1
2
4
5
3
0
VCC
5V
VCC
A (MSB)
B (LSB)
CHAVE RESULTADO 
(DISPLAY) 
CH0 
CH1 
CH2 
CH3 
2.2 No circuito do item 2.1 desconecte as saídas A e B do display e use-as 
como entradas do meio somador que se ilustra embaixo. Implemente este 
circuito usando as portas lógicas correspondentes do módulo de treinamento. 
Visualize os resultados no display de 7 segmentos e preencha a tabela-
verdade. Interprete os resultados obtidos. Não desmonte o circuito 
implementado. 
DISPLAY
DCD_HEX_BLUE
LEVEL_GENERATOR
U1A
4071BD_5V
U2A
4071BD_5V
1
2
3
0
VCC
5V
VCC
U3A
4070BP_5V
U4A
4081BD_5V
4
5
6
7
Meio-somador
A (MSB)
B (LSB)
CHAVE RESULTADO 
(DISPLAY) 
CH0 
CH1 
CH2 
CH3 
2.3 Modifique o circuito anterior para implementar um circuito que realize a 
soma ou a subtração de dois números de um bit. Para isto incorpore variáveis 
binárias adicionais para o transporte de entrada (carry in) e o controle da soma 
(M=0) ou a subtração (M=1). Visualize os resultados no display de 7 segmentos 
e preencha a tabela-verdade. Interprete os resultados obtidos. Desmonte o 
circuito implementado. 
DISPLAY
LEVEL_GENERATOR
1
2
3
VCC
5V
VCC
Somador completo
A (MSB)
B (LSB)
0
6
LEVEL_GENERATOR1
VCC
5V
VCC
TE (carry in)
4
8
M (controle)
9
10 11
12
13
14
Soma
Ts (Carry out)
7
16
 
 
CHAVE TE M RESULTADO 
(DISPLAY) 
CHAVE A 0 0 
CHAVE B 0 0 
CHAVE C 0 1 
CHAVE D 0 1 
CHAVE A 1 0 
CHAVE B 1 0 
CHAVE C 1 1 
CHAVE D 1 1 
 
 
2.4 Implemente o circuito gerador de paridade ilustrado embaixo. Utilize os 
componentes necessários do módulo de treinamento para gerar as entradas e 
visualizar a saída do circuito. Preencha a tabela-verdade e não desmonte o 
circuito implementado. 
 
 
 
 
D3 D2 D1 D0 Paridade 
(LED) 
1 0 0 0 
1 0 0 1 
1 0 1 0 
0 0 1 1 
0 1 0 0 
0 1 0 1 
1 1 1 0 
1 1 1 1 
 
 
2.5 Modifique o circuito anterior para implementar o circuito verificador de 
paridade ilustrado embaixo. Utilize os componentes necessários do módulo de 
treinamento para gerar as entradas e visualizar a saída do circuito. Preencha a 
tabela-verdade. Desmonte o circuito implementado e ordene os equipamentos 
do laboratório na forma que lhe foram entregues. 
 
 
 
 
 
 
 
D3 D2 D1 D0 P Erro (LED) 
1 0 0 0 0 
1 0 0 1 1 
1 0 1 0 0 
0 0 1 1 1 
0 1 0 0 0 
0 1 0 1 1 
1 1 1 0 0 
1 1 1 1 1