1ª prova - Circuitos Digitais - 2º/2008

Prévia do material em texto

Universidade de Brasília – IE – Depto de Ciência da Computação 
Circuitos Digitais – 2o Semestre de 2008 – 1a Prova (11/09/2008) 
Nome__________________________________________________________________ 
Matrícula_______________ 
 
‰ Não desfaça o caderno da prova; 
‰ A resolução completa de cada questão deve ser feita na respectiva folha de enunciado; 
‰ Todas as questões tem o mesmo valor. 
 
Questão 1. 
Escreva as expressões lógicas dos 16 conectivos binários fi(A,B), 0≤ i ≤15, usando apenas 
as operações lógicas OR e NOT 
 
A B f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 f10 f11 f12 f13 f14 f15 
0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 
0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 
1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 
1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 
Questão 2. 
Projete um circuito que efetue a operação aritmética de adição módulo-4 sobre os números 
X (formado pelos sinais x1 e x0) e Y (formado pelos sinais y1 e y0), gerando como resultado 
o número Z (formado pelos sinais z1 e z0) conforme tabela abaixo. Os circuitos para as 
saídas z1 e z0 devem ser circuitos mínimos de segunda ordem. 
 
 
 0 1 2 3 
0 0 1 2 3 
1 1 2 3 0 
2 2 3 0 1 
3 3 0 1 2 
 
 
 
 
 
 
 
 
 
Questão 3. 
Implemente um módulo comparador de duas palavras de dois bits utilizando apenas portas 
OR, AND e módulos comparadores de duas palavras de um bit como mostrado no bloco 
abaixo (obs: não é necessário projetar o módulo comparador de duas palavras de um bit) 
 
 
 
x y x>y x=y x<y
0 0 0 1 0 
0 1 0 0 1 
1 0 1 0 0 
1 1 0 1 0 
Y 
X 
Z = (X + Y) mod 4 
 
Adição módulo-4 
x1 x0 y1 y0 
z1 z0 
X Y
Z
 
Comparador 
x y 
x < y x = y x > y 
 
 
 
 
O módulo comparador a ser projetado recebe como entradas as palavras A (formada pelos 
bits a1 e a0) e B(formada pelos bits b1 e b0), e deve gerar o nível lógico 1 nas saídas: 
(i) A>B se e somente se o valor da palavra A for maior que o da palavra B 
(ii) A=B se e somente se o valor da palavra A for igual ao da palavra B 
(iii) A<B se e somente se o valor da palavra A for menor que o da palavra B 
 
 
 
 
 
 
 
 
 
 
 
 
 
Questão 4. 
Obtenha o atraso máximo de propagação para cada um dos circuitos, considerando os 
tempos individuais de retardo das portas lógicas apresentados na tabela abaixo. Determine 
em cada caso as condições nas entradas que correspondem ao atraso máximo calculado. 
 
Portas\tempos tpLH tpHL 
OR 22 ns 25 ns 
NAND 15 ns 10 ns 
NOR 25 ns 20 ns 
 
(i) 
 
 
(ii) 
 
Comparador de 
palavras de dois bits 
a1 a0 b1 b0 
A B
A=B A<B A>B 
 
Questão 5. 
(a) Para a porta TTL abaixo determine o estado dos transistores e diodos, e o nível lógico 
na saída f(E1,E2) para cada combinação possível de valores lógicos nas entradas E1 e E2. 
 
 
Entradas Estado dos transistores e diodos Saída 
E1 E2 D1 D2 D3 T1 D4 T2 T3 D5 T4 f(E1,E2)
0 0 
0 +5V 
+5V 0 
+5V +5V 
Obs: preencha os campos de estado com ON em caso de condução ou OFF caso contrário. 
 
 (b) Na porta lógica CMOS abaixo estão mostrados apenas os transistores do bloco pull-
down. Determine a estrutura de transistores do bloco pull-up e obtenha a expressão lógica 
da saída f(A,B,C,D) em função das entradas A, B, C e D.