Sistemas Digitais II - Poli - P2 - 2011

Prévia do material em texto

PCS 2304 – PROJETO LÓGICO DIGITAL - 16/05/2.011 
 2ª PROVA - sem consulta (100 minutos) 
 
 
Nº USP:_________________NOME:_______________Gabarito______________TURMA:_____ 
 
1ª questão (3,5 pontos) 
a) (0,5) Explique o funcionamento do Flip-Flop da figura 1 explicitando a função do sinal A. 
 
Os componentes 3 e 4 formam um FF set-clear ativo em zero.Os componentes 1 e 2 limitam o acesso 
dos sinais S e C ao FF sob o comando de A. Quando A=0, S e C geram os sinais de /set e /clear para o 
FF. 
 
 
 
b) (0,5) O flip-flop tipo D da figura 2 tem um sinal de entrada X. Desenhe as formas de onda da 
saída em função das entradas (considere que X e D variam simultaneamente): 
 
 
 
 
 
 
 
 
 
c) (0,5) O que pode acontecer se X e D não variarem exatamente ao mesmo tempo? 
Se houver pequenos atrasos relativos, as saídas registrarão de modo diferente. Os resultados não 
serão esses e dependerão do tempo relativo das variações em D e X. 
 
 
D 
X 
Q 
Figura 1 
Figura 2 
d) (0,5) Qual a função de X? 
X tem uma função de “Enable” (permissão) 
 
 
 
 
e) (0,5) Se déssemos o nome de “transparente” para o circuito da figura 2, o que isso poderia 
sugerir? 
Quando X = 1, a saída copia D, sendo o circuito “transparente” às alterações de D durante esse tempo. 
 
 
 
 
f) (0,5) Desenhe as formas de onda de saída para o circuito da figura 3: 
 
 
 
 
 
 
 
 
 
 
 
g) (0,5) Explique o funcionamento do circuito da figura 4: 
 
 
 
Com um “enable (Y)” que dura apenas o tempo de atraso de uma porta, o circuito fica “sensível à 
borda”, de subida nesse caso. 
 
 
 
 
 
 
 
 
Y 
Z 
Y 
Figura 3 
Figura 4 
Y 
/Y 
Z 
(/Y está um pouco atrasado em relação à Y) 
PCS 2304 – PROJETO LÓGICO DIGITAL - 16/05/2.011 
 2ª PROVA - sem consulta (100 minutos) - GABARITO 
 
Nº USP:_________________NOME:__________GABARITO______________________TURMA:______ 
2ª questão (3,0 pontos) Na figura que segue mostra-se um contador em anel dotado de um circuito de 
auto-correção de erros de tal maneira que se o contador parte de um estado que não esteja em sua 
seqüência de estados principal, este é conduzido para ela após algumas transições do clock. 2.a.1 (0,2 
pontos) A seqüência de estados principal conta com estados onde existe apenas um bit 0. O circuito de 
auto-correção é tal que existe apenas uma condição, Q2=1, Q1=1 e Q0=1, para a qual o sinal ESE=0. Em 
todas as demais condições de Q2, Q1 e Q0, o sinal ESE=1. Pede-se que se complete a seqüência de 
estados principal: 
Clock
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Tabela de transição de Estados Seqüência de Estados Principal
(apenas um bit “0”)
Q3 Q2 Q1 Q0
QA QB QC QD
1 1 1 0
1 1 0 1 0 1 1 1
1 0 1 1
Clock
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift LeftClock
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Tabela de transição de Estados Seqüência de Estados Principal
(apenas um bit “0”)
Q3 Q2 Q1 Q0
QA QB QC QD
1 1 1 0
1 1 0 1 0 1 1 1
1 0 1 1
Seqüência de Estados Principal
(apenas um bit “0”)
Q3 Q2 Q1 Q0
QA QB QC QD
1 1 1 0
1 1 0 1 0 1 1 1
1 0 1 1
Q3 Q2 Q1 Q0
QA QB QC QD
1 1 1 01 1 1 0
1 1 0 11 1 0 1 0 1 1 10 1 1 1
1 0 1 11 0 1 1
2.a.2 (0,3 pontos) Pede-se que se complete o diagrama parcial de transição de estados e que sejam 
marcados com um asterisco (*) os demais estados da seqüência de estados principal: 
Diagrama parcial de transição de Estados
Q3Q2 Q1Q0
QAQBQCQD
2.a.3 (0,7 pontos) Pede-se que se complete o diagrama final de transição de estados: 
 
X 0 0 0
0 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 1
0 0 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 0
0 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 1
0 1 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 0
1 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 1
1 0 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 0
1 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 1
1 1 1 0
* * * *
Diagrama parcial de transição de Estados
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 0
0 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 0X 0 0 0
0 0 0 10 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 1
0 0 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 1X 0 0 1
0 0 1 10 0 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 0
0 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 0X 0 1 0
0 1 0 10 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 1
0 1 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 1X 0 1 1
0 1 1 10 1 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 0
1 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 0X 1 0 0
1 0 0 11 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 1
1 0 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 1X 1 0 1
1 0 1 11 0 1 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 0
1 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 0X 1 1 0
1 1 0 11 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 1
1 1 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 1X 1 1 1
1 1 1 01 1 1 0
* * * *
Diagrama final de 
transição de Estados
0 0 0 1
0 0 1 1
0 1 0 1 1 0 0 1
0 1 1 1
1 0 1 1
1 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
1 1 1 0
Seqüência de Estados Principal
(apenas um bit “0”)
Diagrama final de 
0 1 1 0
transição de Estados
1 1 1 1
1 0 0 0 0 1 0 01 0 1 0 0 0 0 0 1 1 0 00 0 1 0
0 0 0 10 0 0 1
0 0 1 10 0 1 1
0 1 0 10 1 0 1
0 1 1 1
1 0 1 1
1 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
1 1 1 0
0 1 1 10 1 1 1
1 0 1 11 0 1 1
1 1 0 11 1 0 1
Q3Q2 Q1Q0
QAQBQCQD
1 1 1 0
Q3Q2 Q1Q0
QAQBQCQD
1 1 1 01 1 1 0
Seqüência de Estados Principal
(apenas um bit “0”)
0 1 1 00 1 1 0
1 0 0 11 0 0 1
1 1 1 11 1 1 1
1 0 0 01 0 0 0 0 1 0 00 1 0 01 0 1 01 0 1 0 0 0 0 00 0 0 0 1 1 0 01 1 0 00 0 1 00 0 1 0
2.b.1 (0,8 pontos) Nos estados da seqüência de estados principal existe apenas um bit 1. A lógica a ser 
utilizada pelo circuito de auto-correção deve ser determinada de forma que exista apenas uma condição de 
Q3, Q2, Q1 e Q0, (determine qual é: Q3=X, Q2=0, Q1=0 e Q0=0), para a qual o sinal ESE=1. Em todas as 
demais condições de Q3, Q2, Q1 e Q0, o sinal ESE=0. Pede-se que seja determinada e desenhada no 
diagrama lógico da figura a lógica de geração do sinal ESE e também que se complete a seqüência de 
estados principal: 
Função 
lógica a
determinar!
Clock
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ouQBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Tabela de transição de Estados Seqüência de Estados Principal
(apenas um bit “1”)
Q3 Q2 Q1 Q0
QA QB QC QD
0 0 0 1
0 0 1 0 1 0 0 0
0 1 0 0
Função 
lógica a
determinar!
Clock
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
QA QB QC QD
DA DB DC DD
ESEESD
LEFT
PLMR
CK Shift Left
Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado Q3 Q2 Q1 Q0
(+sig.) (-sig.)
QA QB QC QD
ESEBit Descartado
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Q3t+1 = Q2t ou QAt+1 = QBt
Q2t+1 = Q1t ou QBt+1 = QCt
Q1t+1 = Q0t ou QCt+1 = QDt
Q0t+1 = ESE ou QDt+1 = ESE
Tabela de transição de Estados Seqüência de Estados Principal
(apenas um bit “1”)
Q3 Q2 Q1 Q0
QA QB QC QD
0 0 0 1
0 0 1 0 1 0 0 0
0 1 0 0
Seqüência de Estados Principal
(apenas um bit “1”)
Q3 Q2 Q1 Q0
QA QB QC QD
0 0 0 1
0 0 1 0 1 0 0 0
0 1 0 0
Q3 Q2 Q1 Q0
QA QB QC QD
0 0 0 10 0 0 1
0 0 1 00 0 1 0 1 0 0 01 0 0 0
0 1 0 00 1 0 0
2.b.2 (0,3 pontos) Pede-se que se complete o diagrama parcial de transição de estados e que sejam 
marcados com um asterisco (*) os demais estados da seqüência de estados principal: 
Diagrama parcial de transição de Estados
Q3Q2 Q1Q0
QAQBQCQD
 
2.b.3 (0,7 pontos) Pede-se que se complete o diagrama final de transição de estados: 
 
 
X 0 0 0
0 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 1
0 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 0
0 1 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 1
0 1 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 0
1 0 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 1
1 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 0
1 1 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 1
1 1 1 0
* * * *
Diagrama parcial de transição de Estados
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 0
0 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 0X 0 0 0
0 0 0 10 0 0 1
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 1
0 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 0 1X 0 0 1
0 0 1 00 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 0
0 1 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 0X 0 1 0
0 1 0 00 1 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 1
0 1 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 0 1 1X 0 1 1
0 1 1 00 1 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 0
1 0 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 0X 1 0 0
1 0 0 01 0 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 1
1 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 0 1X 1 0 1
1 0 1 01 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 0
1 1 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 0X 1 1 0
1 1 0 01 1 0 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 1
1 1 1 0
Q3Q2 Q1Q0
QAQBQCQD
X 1 1 1X 1 1 1
1 1 1 01 1 1 0
* * * *
Diagrama final de 
transição de Estados
0 1 1 0
1 1 0 0
1 0 1 0 1 1 1 0
1 0 0 0
0 1 0 0
0 0 1 0
Q3Q2 Q1Q0
QAQBQCQD
0 0 0 1
Seqüência de Estados Principal
(apenas um bit “0”)
Diagrama final de 
transição de Estados
1 0 0 1
0 0 0 0
1 0 1 1 0 1 1 11 1 0 1 0 0 1 1 1 1 1 10 1 0 1
0 1 1 00 1 1 0
1 1 0 01 1 0 0
1 0 1 01 0 1 0 1 1 1 01 1 1 0
1 0 0 0
0 1 0 0
0 0 1 0
QAQBQCQD
Q3Q2 Q1Q0
0 0 0 1
1 0 0 01 0 0 0
0 1 0 00 1 0 0
0 0 1 00 0 1 0
QAQBQCQD
Q3Q2 Q1Q0
0 0 0 1
QAQBQCQD
Q3Q2 Q1Q0
0 0 0 10 0 0 1
Seqüência de Estados Principal
(apenas um bit “0”)
0 0 0 00 0 0 0
1 0 0 11 0 0 1
1 0 1 11 0 1 1 0 1 1 10 1 1 11 1 0 11 1 0 1 0 0 1 10 0 1 1 1 1 1 11 1 1 10 1 0 10 1 0 1
	Nº USP:_________________NOME:__________GABARITO______________________TURMA:______
	2304-P2-Q3-AMS-2011-Gabarito2
	2304-P2-Q3-AMS-2011-Gabarito1