ExerciciosResolvidos-Sistemas Digitais

Prévia do material em texto

Exercícios Resolvidos – SD – Sistemas Digitais – Engenharia Elétrica (Eletrônica) 
 
01. Considere o texto e os objetos apresentados a seguir. 
Os circuitos lógicos podem ser classificados como combinacionais ou sequenciais. Nos circuitos 
combinacionais, a saída é uma mera combinação lógica dos sinais de entrada. Nos circuitos sequenciais, a 
sequência dos sinais de entrada influencia a saída. Em outras palavras, os circuitos sequenciais guardam 
uma memória do passado e os combinacionais, não. 
Identifique as lógicas modeladas utilizadas pelos objetos acima representados, como sendo de Lógica 
Combinacional ou Lógica Sequencial. 
 
 
Telefone: Lógica ____SEQUENCIAL____________________________. 
Cadeado com Segredo: Lógica ____ COMBINACIONAL____________________________. 
Segredo de Cofre: Lógica ____ SEQUENCIAL____________________________. 
 
02. Um Engenheiro Eletricista especializado em Eletrônica foi contratado, por uma empresa fabricante de 
máquinas fotográficas e câmeras digitais, para projetar um sistema digital que deve compactar o sinal de 
entrada na forma sequencial que representa os bits da imagem de cada quadro (seja de uma fotografia ou de 
um filme), para um novo modelo de câmera, de forma que a cada dois bits 0, um seja ignorado. As 
exigências da empresa são que o Engenheiro deve modelar o referido projeto com Máquina de Estados 
Finitos (do inglês FSM – Finite-States Machine), de modo que o diagrama de estados seja anexado à 
documentação técnica do novo produto. Suponha que você seja esse Engenheiro e apresente a FSM, com 
todos os seus elementos pertinentes, para este problema. 
Solução: 
Máquina de estados: M = (I, O, S, f, g, s) onde 
I = {0, 1}; O = {0, 1}; S = {s0, s1}; s = s0 e as funções f e g tabeladas 
 
 f g 
 0 1 0 1 
s0 s1 s0 0 1 
s1 s0 s1 λ 1 
 
Diagrama de estados: 
 
Teste: 
Sequência de entrada: 00010100 
s0(0/0)->s1(0/-)->s0(0/0)->s1(1/1)->s1(0/-)->s0(1/1)->s0(0/0)-
>s1(0/-)->s0 
Sequência de saída: 00110 
 
03. Aplicar o processo de projeto de bloco de controle em cinco passos para o seguinte projeto – O controle 
de um motor de passo, que gira em passos discretos, geralmente de 15º por passo, em vez de girar em 
movimento contínuo. Os enrolamentos dentro do motor devem ser energizados e desenergizados em uma 
sequência específica para produzir movimentos em passos discretos. Sinais digitais são normalmente 
usados para controlar a corrente em cada enrolamento do motor. Motores de passo são bastante utilizados 
em situações em que o controle de posição é necessário, como, por exemplo, no posicionamento de cabeças 
para leitura/escrita de discos magnéticos, no controle de cabeças de impressoras e em robôs. A Figura 3(a) 
mostra um diagrama de um típico motor de passo de quatro enrolamentos. Para que o motor gire de modo 
correto, os enrolamentos 1 e 2 devem estar sempre em estados opostos; isto é, quando o enrolamento 1 está 
energizado, o enrolamento 2 não está, e vice-versa. Da mesma maneira, os enrolamentos 3 e 4 devem estar 
sempre em estados opostos. As saídas de um contador síncrono de dois bits são usadas para controlar a 
corrente nos quatro enrolamentos. A e A’ controlam os enrolamentos 1 e 2, e B e B’ controlam os 
enrolamentos 3 e 4. Os amplificadores de corrente são necessários porque as saídas dos flip-flops não 
podem gerar a corrente exigida pelos enrolamentos. Como o motor de passo pode girar em sentido horário e 
anti-horário, temos uma entrada de direção, D, usada para controlar o sentido de rotação. Os diagramas de 
estados para as duas situações são mostrados na Figura 3(b). Para termos a rotação em sentido horário, 
devemos ter D = 0 e o estado do contador, AB, tem de seguir a ordem 11, 10, 00, 01, 11, 10, ..., e assim por 
diante, conforme disparado pela entrada de sinal. Para rotação no sentido anti-horário, D = 1 e o contador 
tem de seguir a sequência 11, 01, 00, 10, 11, 01, ..., e assim por diante. 
Note que dois passos do procedimento de cinco passos já estão prontos, a FSM e a codificação dos estados. 
Portanto, para concluir esse projeto, você deve executar os três passos restantes, que são criar arquitetura 
padrão, criar a tabela de estados e implementar a lógica combinacional. 
 
 
Solução: 
Passo 2: Arquitetura padrão para o bloco de 
controle. 
 
Passo 4: Tabela de estados. 
 
Passo 5: Expressões booleanas e implementação do circuito lógico. 
 
 
 
 
 
04. O que difere uma FSM de Mealy de uma FSM de Moore? 
Solução: 
Na FSM de Moore as saídas dependem somente do estado atual, enquanto que na FSM de Mealy as saídas 
dependem tanto do estado atual quanto das entradas atuais (externas). 
 
05. Projete um sistema sequencial que mostra os números primos compreendidos entre zero (000) e sete (111), 
um de cada vez, a cada sinal de clock (relógio). O sistema deve ter um botão, b, que enquanto estiver em 
nível BAIXO mantém o sistema no estado Espera (000), e enquanto estiver em nível ALTO os números 
primos são mostrados nas saídas binárias a cada pulso de clock, até que o botão b seja, novamente, 
colocado em nível BAIXO. Considere que o menor número primo é o número dois (010). Quando o maior 
número primo for alcançado, o sistema deve reiniciar a contagem, a partir do menor número primo. Se, por 
alguma razão, a FSM transitar para um dos estados não utilizados, esse deve força-la a ir para o estado 
(000). O sistema deve, também, ter um sinal de saída, p, que quando estiver em nível ALTO, indica que a 
FSM está em um estado que corresponde a um número primo. Para desenvolver o sistema siga os passos 
do Processo de projeto de bloco de controle em cinco passos. No quinto passo apenas as expressões 
lógicas devem ser apresentadas, porém simplificadas por Mapas que Karnaugh, se possível, que 
também devem ser apresentadas na solução. 
 
 
Solução: Desenvolvimento do projeto, passo a passo. 
Passo 1: FSM. 
 
Passo 2: Arquitetura padrão do bloco de 
controle. 
 
Passo 3: Codificação dos estados. 
 
Passo 4:Tabela de estados. 
b C B A n2 n1 n0 p 
0 0 0 0 0 0 0 0 
0 0 0 1 0 0 0 0 
0 0 1 0 0 0 0 0 
0 0 1 1 0 0 0 0 
0 1 0 0 0 0 0 0 
0 1 0 1 0 0 0 0 
0 1 1 0 0 0 0 0 
0 1 1 1 0 0 0 0 
1 0 0 0 0 1 0 0 
1 0 0 1 0 0 0 0 
1 0 1 0 0 1 1 1 
1 0 1 1 1 0 1 1 
1 1 0 0 0 0 0 0 
1 1 0 1 1 1 1 1 
1 1 1 0 0 0 0 0 
1 1 1 1 0 1 0 1 
 
Passo 5a: Expressões lógicas obtidas por 
Mapas de Karnaugh. 
 
 
Passo 5b: Implementação do circuito lógico. 
 
 
 
 
 
 
➢ Processo de projeto de bloco de controle em cinco passos. 
 
 
06. Construir o diagrama de estados para a máquina de estados M = (I, O, S, f, g, s), onde 
I = {a, b, c}; O = {0, 1, 2}; S = {s0, s1, s2, s3}; estado inicial s = s0 e as funções f e g tabeladas abaixo. 
 
 f g 
 a b c a b c 
s0 s1 s0 s2 1 1 2 
s1 s0 s2 s2 2 0 0 
s2 s3 s3 s0 1 0 1 
s3 s1 s1 s0 2 0 2 
 
Usando o diagrama de estados obtido, responda. 
Qual é a sequência de saída correspondente à sequência de entrada abccba, e em qual estado a operação 
de teste termina? 
 
Solução: 
Diagrama de estados. 
 
 
Estado atual s0 s1 s2 s0 s2 s3 
Valor de entrada a b c c b a 
Valor de saída 1 0 1 2 0 2 
Estado final s1 s2 s0 s2 s3 s1 
 
A sequência de saída correspondente à sequência de entrada abccba é 101202, terminando a operação no 
estado s1.