Modulo 05 Contadores

Prévia do material em texto

Módulo V:
Contadores
1. Contadores assíncronos
2. Atraso de propagação em contadores assíncronos
3. Contadores síncronos (paralelos)
4. Contadores de módulo
5. Contadores síncronos decrescentes e crescentes/decrescentes
6. Contadores com carga paralela
7. Circuitos integrados de contadores síncronos
8. Decodificando um contador
9. Analisando contadores síncronos
10. Projeto de contadores síncronos
11. Lista de exercício
Estrutura do módulo
2
1. Contadores assíncronos
Figura 1. Contador assíncrono (ondulante) de quatro bits. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 307, Pearson Brasil.
Fluxo do sinal
3
1. Contadores assíncronos
Funcionamento:
• Os pulsos de clock são aplicados apenas na entrada clock (CLK) do flip-flop (FF) A. 
Assim, o FFA comutará cada vez que ocorrer uma borda de descida no pulso de 
clock. Observe que J = K = 1 para todos os FFs.
• A saída normal do FFA funciona como clock de entrada para o FFB, sendo que o FFB 
comuta a cada vez que a saída A muda de 1 para 0. Da mesma maneira, o FFC 
comuta quando B muda de 1 para 0, e o FFD comuta quando C muda de 1 para 0.
• As saídas dos FFs D, C, B e A representam um número binário de 4 bits, sendo D o 
MSB.
4
Figura 1. Contador assíncrono (ondulante) de quatro bits. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 307, Pearson Brasil.
1. Contadores assíncronos
Funcionamento:
• Considerando que todos os FFs tenham sido reinicializados para o estado 0 (CLEAR). 
As formas de onda, na Fig. 1, mostram que uma contagem binária sequencial de 0000 
a 1111 é seguida, à medida que os pulsos de clock são aplicados continuamente.
5
Figura 1. Contador assíncrono (ondulante) de quatro bits. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 307, Pearson Brasil.
1. Contadores assíncronos
Funcionamento:
• Após a borda de descida do 15º pulso de CLK, os FFs do contador estão na condição 
1111. Na 16º borda de descida do clock, o FFA mudar de 1 para 0, fazendo o FFB 
mudar de 1 para 0, e assim por diante, até que o contador chegue ao estado 0000. 
Assim, o contador realizou um ciclo completo de contagem (de 0000 a 1111) e foi 
reciclado de volta para 0000, a partir de onde começará um novo ciclo de contagem, 
conforme os pulsos subsequentes de CLK forem aplicados.
6
Figura 1. Contador assíncrono (ondulante) de quatro bits. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 307, Pearson Brasil.
1. Contadores assíncronos
Módulo:
• O contador mostrado na Fig. 1 tem 16 estados distintos (de 0000 a 1111). Assim, é um 
contador ondulante de módulo 16.
• O módulo é sempre igual ao número de estados que o contador percorre em cada 
ciclo completo de contagem antes de reciclar ao estado inicial. Ou seja:
• Em que N é o número de FFs conectados na configuração mostrada na Fig. 1.
• O módulo pode ser ampliado simplesmente acrescentando mais FFs ao contador. 
��� = ��
7
Figura 1. Contador assíncrono (ondulante) de quatro bits. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 307, Pearson Brasil.
1. Contadores assíncronos
Divisão de frequência:
• Em qualquer contador, o sinal na saída do último FF (MSB) tem frequência igual à 
do clock de entrada dividida pelo módulo do contador.
Figura 2. Formas de onda de um contador mostrando a divisão de frequência por 2 de cada FF. Ref.: J., Tocci, R., Widmer, 
J., Moss, L.. Sistemas Digitais, 11th Edition., p. 308, Pearson Brasil.
8
1. Contadores assíncronos
Divisão de frequência - aplicação:
• O primeiro passo envolvido na construção de um relógio digital é obter um sinal de 
60 Hz e colocá-lo na entrada de um Schmitt-trigger, um circuito conformador de 
pulsos, para gerar uma onda quadrada conforme ilustrado na Fig. 3.
• A onda quadrada de 60 Hz é então colocada na entrada de um contador de módulo 60, 
usado para dividir a frequência de 60 Hz exatamente por 60, gerando uma forma de 
onda de 1 Hz. Esta forma de onda entra em uma série de contadores, que contam os 
segundos, minutos, horas etc.
• Q1. Quantos FFs são necessários para implementar um contador de módulo 60?
Figura 3. Exemplo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 309, Pearson Brasil.
9
1. Contadores assíncronos
Ciclo de trabalho:
• O ciclo de trabalho de uma forma de onda periódica é definido como a razão entre a 
largura do pulso e o período, T, da forma de onda, e é expresso como percentagem.
• Em que tw é o montante de tempo que o sinal é ALTO. 
tw
����� �� �������� =
��
�
× ���%
10
Figura 2. Formas de onda de um contador mostrando a divisão de frequência por 2 de cada FF. Ref.: J., Tocci, R., Widmer, 
J., Moss, L.. Sistemas Digitais, 11th Edition., p. 308, Pearson Brasil.
2. Atraso de propagação em contadores assíncronos
— Contadores assíncronos são o tipo mais simples (poucos componentes) de 
contadores binários.
Figura 4. Formas de onda de um contador ondulante de 3 bits ilustrando os efeitos dos atrasos de propagação dos FFs para 
diferentes frequências de pulsos de entrada. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 310, 
Pearson Brasil.
— Uma desvantagem causada pelo 
principio básico de operação: cada 
FF é disparado pela transição de 
saída do precedente.
— Em virtude do tempo de atraso de 
propagação (tpd), inerente a cada FF, 
o 2º não responderá por um intervalo 
de tempo tpd, após o 1º FF receber 
uma transição ativa do CLK; o 3º FF 
não responderá por um intervalo de 
tempo igual a 2 x tpd, após a 
transição do CLK, e assim por 
diante. 
11
2. Atraso de propagação em contadores assíncronos
— Os atrasos de propagação dos FFs se acumulam, de modo que o enésimo FF não 
muda de estado até que um intervalo de tempo igual a N x tpd, após a transição do 
CLk, tenha ocorrido.
— O primeiro grupo de formas de onda, 
na Fig. 4a, mostra uma situação na 
qual um pulso de entrada ocorre a 
cada 1000 ns (T = 1000 ns) e 
considera-se que cada FF tem um tpd 
de 50 ns.
— A saída do FFA comuta 50 ns, após 
a borda de descida do CLK de cada 
pulso de entrada. A saída B comuta 
50 ns depois que a saída A vai de 1 
para 0, e a saída C comuta 50 ns 
depois que a saída B vai de 1 para 0.
12
Figura 4. Formas de onda de um contador ondulante de 3 bits ilustrando os efeitos dos atrasos de propagação dos FFs para 
diferentes frequências de pulsos de entrada. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 310, 
Pearson Brasil.
2. Atraso de propagação em contadores assíncronos
— A situação piora se os pulsos de entrada forem aplicados em frequência muito 
maior. A saída de cada FF responde 50 ns após a transição de 1 para 0 na entrada 
CLK. 
— Após a borda de descida do 4º pulso 
de entrada, em que a saída C não vai 
para nível ALTO até que tenham 
decorrido 150 ns, que é o mesmo 
tempo que a saída A gasta para 
mudar para nível ALTO em resposta 
ao 5º pulso de entrada.
— Em outras palavras, a condição C = 
1, B = A = 0 (contagem 100) nunca 
ocorrerá, porque a frequência de 
entrada é muito alta.
13
Figura 4. Formas de onda de um contador ondulante de 3 bits ilustrando os efeitos dos atrasos de propagação dos FFs para 
diferentes frequências de pulsos de entrada. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 310, 
Pearson Brasil.
2. Atraso de propagação em contadores assíncronos
— A correção desses problemas poderá ser realizado se o período Tclock entre os pulsos 
de entrada for bem maior que o atraso de propagação total tpd do contador. Ou seja, 
para uma operação adequada é preciso que
— emque N = número de FFs. A frequência máxima fmáx que pode ser usada é dada 
por
— Q2. Suponha que um contador assíncrono de 4 bits seja construído usando o 
FF J-K 74LS112 (tPLH = 16 ns e tPHL = 24 ns) como atrasos de propagação de 
CLK para a saída Q. Pede-se para calcular fmáx.
— Essas anomalias de contagem podem gerar o que chamamos de glitches nos sinais 
produzidos por sistemas digitais que usam contadores assíncronos. Esses problemas 
limitam a utilidade dos contadores assíncronos em aplicações digitais.
������ ≥ � × ���
��á� =
�
� × ���
14
— O FFA (LSB) tem suas entradas permanentemente com J = K = 1. As entradas J e K 
dos outros FFs são acionadas por uma combinação logica das saídas dos FFs. O 
contador síncrono requer um circuito maior que o contador assíncrono.
3. Contadores síncronos (paralelos)
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
— As entradas CLK de todos os FFs estão conectadas juntas, de 
sendo o CLK aplicado simultaneamente em cada FF.
15
3. Contadores síncronos (paralelos)
Funcionamento:
— O contador síncrono requer um circuito maior que o contador assíncrono. A 
sequência mostra que o FFB mudará de estado em cada borda de descida do CLK 
que ocorrer enquanto A = 1.
— Apenas aqueles FFs que supostamente devem comutar na 
borda de descida do CLK devem ter J = K = 1 quando ocorrer 
essa transição. A sequência mostra que o FFA mudará de 
estado em cada borda de descida do CLK. 
16
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
3. Contadores síncronos (paralelos)
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do 
sinal de clock de entrada; assim, todas as transições dos FFs ocorrem ao mesmo tempo.
— A sequência de contagem mostra que o FFC mudará de 
estado em cada borda de descida que ocorrer enquanto A = B 
= 1.
Funcionamento:
17
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
3. Contadores síncronos (paralelos)
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do 
sinal de clock de entrada; assim, todas as transições dos FFs ocorrem ao mesmo tempo.
— Assim o FFD comutará em toda borda de descida que 
ocorrer enquanto A = B = C = 1.
Funcionamento:
18
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
3. Contadores síncronos (paralelos)
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do 
sinal de clock de entrada; assim, todas as transições dos FFs ocorrem ao mesmo tempo.
— O princípio básico para a construção de um contador síncrono 
pode, portanto, ser enunciado como:
“Cada FF deve ter suas entradas J e K conectadas de modo 
que estejam no nível ALTO apenas quando as saídas de 
todos os FFs de mais baixa ordem estiverem no estado 
ALTO.”
19
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
— Vantagem dos contadores síncronos sobre os assíncronos
— CIs comerciais
Ø 74ALS160/162, 74HC160/162: contadores síncronos decádicos.
Ø 74ALS161/163, 74HC161/163: contadores síncronos de módulo 16.
3. Contadores síncronos (paralelos)
������ ����� = ��� �� �� + ��� �� ����� ���
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do 
sinal de clock de entrada; assim, todas as transições dos FFs ocorrem ao mesmo tempo.
20
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
4. Contadores de módulo
— O contador básico síncrono mostrado na Fig. 5 está limitado ao valor do módulo que 
é igual a 2N, em que N é o número de FFs.
— Esse valor é, na realidade, o valor máximo do módulo que pode ser obtido usando N 
FFs.
21
Figura 5. Contador síncrono de módulo 16. Cada FF é disparado pela borda de descida do sinal de clock de entrada; assim, 
todas as transições dos FFs ocorrem ao mesmo tempo. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 312, Pearson Brasil.
4. Contadores de módulo
— O contador básico pode ser modificado para gerar um módulo menor que 2N, 
fazendo com que o contador pule estados que normalmente são parte da sequência 
de contagem.
— Uma sequência de contagem truncada pode ser produzida de maneiras diferentes, 
por exemplo, com a introdução de uma porta NAND.
Funcionamento:
Figura 6. Contador de módulo 6 produzido resetando-se um contador de módulo 8 quando a contagem seis (110) ocorre. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 314, Pearson Brasil.
22
4. Contadores de módulo
— A saída da porta NAND está conectada nas entradas assíncronas da entrada 
CLEAR dos FFs.
— Se a saída da porta NAND estiver em nível ALTO, não terá efeito sobre o contador.
— Quando a saída da porta NAND vai para o nível BAIXO, ocorre um sinal de 
CLEAR nos FFs; logo, o contador vai imediatamente para o estado 000.
Funcionamento:
23
Figura 6. Contador de módulo 6 produzido resetando-se um contador de módulo 8 quando a contagem seis (110) ocorre. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 314, Pearson Brasil.
4. Contadores de módulo
— As entradas da porta NAND são as saídas dos FFs B e C e, portanto, a saída da 
porta NAND irá para nível BAIXO sempre que B = C = 1. Essa condição ocorre 
quando o contador passa do estado 101 para o 110 na borda de descida do pulso 6. 
— O nível BAIXO na saída da porta NAND reiniciará o contador para o estado 000. 
Com os FFs reiniciados, a saída da porta NAND retornará ao nível ALTO, pois a 
condição B = C = 1 não existe mais.
Funcionamento:
24
Figura 6. Contador de módulo 6 produzido resetando-se um contador de módulo 8 quando a contagem seis (110) ocorre. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 314, Pearson Brasil.
4. Contadores de módulo
Estados de transição
25
Figura 6. Contador de módulo 6 produzido resetando-se um contador de módulo 8 quando a contagem seis (110) ocorre. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 314, Pearson Brasil.
4. Contadores de módulo
— Diagrama de transição de estados do contador de módulo 6.
Figura 7a. Diagrama de transição de estados para o contador de módulo 6 da Figura 6. Ref.: J., Tocci, R., Widmer, J., Moss, 
L.. Sistemas Digitais, 11th Edition., p. 315, Pearson Brasil.
26
4. Contadores de módulo
— Mostrando os estados do contador.
Figura 7b. Circuito com LEDs sendo usados para apresentar os estados de um contador. Ref.: J., Tocci, R., Widmer, J., Moss,L.. Sistemas Digitais, 11th Edition., p. 316, Pearson Brasil.
27
4. Contadores de módulo
— Alterando o módulo.
28
Figura 7b. (a) Contador síncrono de módulo 14; (b) contador síncrono de módulo 10 (decádico).. Ref.: J., Tocci, R., Widmer, 
J., Moss, L.. Sistemas Digitais, 11th Edition., p. 317, Pearson Brasil.
4. Contadores de módulo
— Para construir um contador que inicie a contagem a partir de todos os bits em nível 0 
e que tenha um módulo X:
1. Determine o menor número de FFs, de modo que 2N ≥ X, e conecte-os como contador. Se 2N = X, 
dispense os passos 2 e 3.
2. Conecte a saída de uma porta NAND às entradas assíncronas CLEAR de todos os FFs.
3. Determine quais são os FFs em nível ALTO na contagem = X; então, conecte as saídas normais 
desses FFs às entradas da porta NAND.
Procedimento geral:
29
4. Contadores de módulo
Contadores decádicos/contadores BCD:
— Um contador decádico (Fig. 8) é qualquer um que tenha 10 estados distintos, não 
importando a sequência. O contador da Fig. 8, conta de 00002 (0) a 10012 (9), é em 
geral denominado contador BCD. Qualquer contador de módulo 10 é um contador 
decádico; e qualquer contador decádico que conte em binário de 0000 a 1001 é 
BCD.
Figura 8. Contador síncrono de módulo 10 (decádico). Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 317, Pearson Brasil.
30
4. Contadores de módulo
— Contador de módulo?
Figura 9. Contador. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 318, Pearson Brasil.
31
5. Contadores síncronos decrescentes e 
crescentes/decrescentes
Contador decrescente:
Figura 10. Contador decrescente síncrono de módulo 16. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 319, Pearson Brasil.
32
5. Contadores síncronos decrescentes e 
crescentes/decrescentes
Contador crescente/decrescente:
Figura 11. Diagrama esquemático do contador crescente/decrescente síncrono de módulo 8(a). Ref.: J., Tocci, R., Widmer, J., 
Moss, L.. Sistemas Digitais, 11th Edition., p. 319, Pearson Brasil.
33
5. Contadores síncronos decrescentes e 
crescentes/decrescentes
Figura 11. Contador crescente/decrescente síncrono de módulo 8; (b) amostra de diagrama de tempo; (c) diagrama de 
transição de estados. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 319, Pearson Brasil.
Contador crescente/decrescente:
34
6. Contadores com carga paralela
— As entradas assíncronas PRESET e CLEAR estão ligadas para que se realize a 
carga do contador. Essa operação de inicialização também é denominada carga 
paralela do contador.
— Muitos contadores síncronos 
disponíveis na forma de CIs 
são projetados para serem 
contadores com carga 
paralela (presettable).
— Podem ser inicializados com 
qualquer contagem inicial 
desejada: assíncrona ou 
síncrona (na transição ativa 
do sinal de clock). 
Figura 12. Contador síncrono com carga paralela assíncrona. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 322, Pearson Brasil.
35
6. Contadores com carga paralela
— Esse procedimento realiza uma transferência assíncrona dos níveis em P2, P1 e P0 
para os FFs Q2, Q1 e Q0, respectivamente
— O contador é carregado com 
qualquer contagem desejada, a 
qualquer instante, da seguinte 
maneira:
1. A contagem desejada é 
aplicada nas entradas 
paralelas de dados, P2, P1 e 
P0.
2. Um pulso de nível BAIXO 
deve ser aplicado na entrada 
de carga paralela 
(PARALLEL LOAD) ��
36
Figura 12. Contador síncrono com carga paralela assíncrona. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 322, Pearson Brasil.
6. Contadores com carga paralela
— Uma vez que �� retorne para o nível ALTO, os FFs podem responder às entradas 
CLK e podem prosseguir a operação de contagem crescente iniciando a partir do 
valor carregado no contador
— Essa transferência forçada 
ocorre independentemente 
das entradas J, K e CLK.
— O efeito da entrada CLK será 
desabilitado enquanto �� 
estiver em seu estado ativo 
(nível BAIXO), visto que cada 
FF terá uma de suas entradas 
assíncronas ativada enquanto 
�� = �.
37
Figura 12. Contador síncrono com carga paralela assíncrona. Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th 
Edition., p. 322, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
Carga síncrona:
Ø 74ALS160-163 (TTL)
Ø 74HC160-163 (CMOS)
— 74ALS160 e 74ALS161 o ��� 
em nível BAIXO a saída do 
contador é reiniciada para 
0000. 
— 74ALS162 e 74ALS163 são 
limpos sincronamente (��� em 
nível BAIXO E uma borda de ↑ 
na entrada de CLK).
— A entrada ��� tem precedência 
sobre todas as outras funções 
nessa série de CIs de 
contadores.
— ��� se sobrepõe (over-ride) 
todas as entradas de controle, 
como indicam os X na tabela
38
Figura 13. Série de contadores síncronos 74ALS160 a 74ALS163: (a) 
símbolo lógico; (b) módulos; (c) tabela de funções. Ref.: J., Tocci, R., 
Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 323, Pearson 
Brasil.
7. Circuitos integrados de contadores síncronos
— D, C, B, A são os 4 pinos 
entrada. A aplicação de um 
nível BAIXO ao controle de 
carga ���� de entrada e, em 
seguida, um clock de ↑ no CI 
carregada o conteúdo das 
entradas na saídas.
— ENT ou ENP são entradas de 
habilitação de contagem, de 
menor prioridade, tanto as 
entradas de ��� quanto as 
���� de controle precisam 
estar inativas.
Carga síncrona:
Ø 74ALS160-163 (TTL)
Ø 74HC160-163 (CMOS)
39
Figura 13. Série de contadores síncronos 74ALS160 a 74ALS163: (a) 
símbolo lógico; (b) módulos; (c) tabela de funções. Ref.: J., Tocci, R., 
Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 323, Pearson 
Brasil.
MSB
7. Circuitos integrados de contadores síncronos
— Essa série de CIs de contadores 
possui o pino de saída, RCO. A 
função dessa saída de nível 
ativo ALTO é detectar 
(decodificar) o estado terminal 
do contador.
— O estado terminal de um 
contador decádico é 1001 (9), 
enquanto o de um contador de 
módulo 16 é 1111 (15).
— A entrada ENT também 
controla a operação de RCO e 
precisa estar em nível ALTO 
para que o contador indique 
com a saída RCO que chegou a 
seu estado terminal. 
Carga síncrona:
Ø 74ALS160-163 (TTL)
Ø 74HC160-163 (CMOS)
40
Figura 13. Série de contadores síncronos 74ALS160 a 74ALS163: (a) 
símbolo lógico; (b) módulos; (c) tabela de funções. Ref.: J., Tocci, R., 
Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 323, Pearson 
Brasil.
7. Circuitos integrados de contadores síncronos
— Exemplo 1
41
7. Circuitos integrados de contadores síncronos
— Exemplo 2
42
7. Circuitos integrados de contadores síncronos
— As séries 74ALS190-191 (TTL) / 74HC190-191 (CMOS)
— O sentido da contagem é controlado pela entrada de controle �/��. Se �/�� estiver 
em nível BAIXO, a contagem será incrementada a cada borda de ↑ em CLK, 
enquanto em nível ALTO em �/�� decrementará a contagem. Ambos os contadores 
reciclam automaticamente, seja qual for o sentido de contagem. 
— Para contar, a entrada ���� deve estar inativa (nível 
ALTO) e o controle da habilitação da contagem ���� deve 
estar em nível BAIXO. 
43
Figura 14. As séries de contadores síncronos 74ALS190-74ALS191: (a) símbolo lógico; (b) módulo; (c) tabela de funções. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 326, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
— As séries 74ALS190-191 (TTL) / 74HC190-191 (CMOS)
— Como eles são contadores crescentes/decrescentes, o estado terminal depende do 
sentido da contagem. O estado terminal (Min) para ambos os contadores,quando 
estão contando em ordem decrescente, é 0000 (0). Entretanto, quando estão 
contando em ordem crescente, o estado terminal (Max) para um contador decádico 
é 1001 (9), enquanto para um contador de módulo 16 é 1111 (15).
— Esses CIs de contador possui mais um pino de saída, 
Max/Min. Essa é uma saída de nível ativo ALTO que detecta 
(decodifica) o estado terminal do contador.
44
Figura 14. As séries de contadores síncronos 74ALS190-74ALS191: (a) símbolo lógico; (b) módulo; (c) tabela de funções. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 326, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
— As séries 74ALS190-191 (TTL) / 74HC190-191 (CMOS)
— A saída de nível ativo 0 ��� também detecta o estado terminal adequado ao 
contador, mas o processo é um pouco mais complicado. Primeiro porque só está 
habilitada quando ���� está em nível BAIXO. Além disso, ��� só está em nível 
0 enquanto a entrada CLK também estiver em nível 0. Assim, de modo geral, RCO 
imita a forma de onda de CLK durante o estado terminal enquanto o contador 
estiver habilitado.
— Max/Min detecta apenas um estado na sequência de 
contagem e depende apenas da contagem estar em ordem 
crescente ou decrescente.
45
Figura 14. As séries de contadores síncronos 74ALS190-74ALS191: (a) símbolo lógico; (b) módulo; (c) tabela de funções. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 326, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
— Exemplo 3
46
7. Circuitos integrados de contadores síncronos
— Exemplo 4: Na figura ao lado, 
um 74ALS163 e um 
74ALS191 foram conectados 
de maneira semelhante para 
contar em binário em ordem 
crescente; um com carga 
síncrona e outro com carga 
assíncrona. Ambos os CIs são 
acionados pelo mesmo sinal de 
clock, 
— Em ambos CIs as saídas QD e QC passam por uma operação NAND para controlar 
os respectivos controles de entrada de carga.
— Suponha que ambos os contadores estejam inicialmente no estado 0000. (a) 
Determine a forma de onda da saída de cada contador. (b) Qual é a sequência de 
contagem de reciclagem e o módulo de cada contador? (c) Por que eles têm 
sequências de contagem diferentes? (d) Desenhe o diagrama de transição de estado 
completo (incluindo todos os 16 estados) para cada contador.
47
7. Circuitos integrados de contadores síncronos
— Exemplo 4
48
7. Circuitos integrados de contadores síncronos
— Exemplo 4
49
7. Circuitos integrados de contadores síncronos
— Muitas saídas de CIs de contadores foram projetadas para facilitar a conexão de 
múltiplos CIs para criar circuitos com extensão de contagem mais ampla. Na figura 
acima, dois CIs 74ALS163 estão conectados em configuração de um contador de 
dois estágios que produz uma sequência binária de reciclagem de 0 a 255 para um 
módulo máximo de 256 (28).
Contador de múltiplos estágios:
50
Figura 15. Dois 74ALS163s conectados em configuração de dois estágios para ampliar o intervalo máximo de contagem. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 331, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
— Ao aplicar um nível BAIXO à entrada ��� limpa sincronamente ambos os estágios 
do contador, e ao aplicar um nível BAIXO em �� carrega sincronamente o 
contador de 1 byte com o valor binário nas entradas D7-0 (D0 = LSB). O estágio 1 
é o de baixa ordem e fornece as saídas menos significativas Q3-0, Q0 (LSB) do 
contador. O estágio 2 fornece as saídas mais significativas Q7-4, Q7 (MSB).
Contador de múltiplos estágios:
51
Figura 15. Dois 74ALS163s conectados em configuração de dois estágios para ampliar o intervalo máximo de contagem. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 331, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
— EN, a habilitação para o contador de 1 byte, está conectada à entrada ENT no 
estágio 1. Deve ser utilizada a entrada ENT, porque apenas essa controla a saída 
RCO. Usar ENT e RCO torna a conexão em cascata bastante simples. Aplica-se um 
clock síncrono unindo ambos os blocos do contador, porém o estágio 2 permanece 
desabilitado até que o nibble de saída menos significativo tenha chegado ao estado 
terminal, o que será indicado pela saída TC1. Quando Q3, Q2, Q1, Q0 chegam a 
1111, E se EN for ALTO, resulta em TC1 nível ALTO.
Contador de múltiplos estágios:
52
Figura 15. Dois 74ALS163s conectados em configuração de dois estágios para ampliar o intervalo máximo de contagem. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 331, Pearson Brasil.
7. Circuitos integrados de contadores síncronos
— Ambos os estágios do contador aumentam uma unidade na próxima borda de ↑ do 
clock. O estágio 1 voltará a 0000 e o estágio 2 sofrerá um incremento desde o 
estado da saída anterior. TC1 voltará ao nível BAIXO (estágio 1 não está mais em 
seu estado terminal). Com os pulsos de clock subsequentes, o estágio 1 continuará a 
contar em ordem crescente (EN = 1) até chegar novamente a 1111 e o processo se 
repetir. Quando o contador de 1 byte chegar a 11111111, retornará a 00000000 no 
próximo pulso de clock.
Contador de múltiplos estágios:
53
Figura 15. Dois 74ALS163s conectados em configuração de dois estágios para ampliar o intervalo máximo de contagem. 
Ref.: J., Tocci, R., Widmer, J., Moss, L.. Sistemas Digitais, 11th Edition., p. 331, Pearson Brasil.
8. Decodificando um contador
— Contadores digitais são geralmente 
usados em aplicações nas quais a 
contagem representada pelo estado 
dos FFs tem de ser, de algum modo, 
determinada ou visualizada.
— Uma das maneiras mais simples de 
visualizar o conteúdo de um contador 
é conectar a saída de cada FF a um 
LED, Fig. 7(b).
— Desse modo, os estados dos FFs são 
visivelmente representados pelos 
LEDs (aceso = 1, apagado = 0) e a 
contagem pode ser mentalmente 
determinada pela decodificação dos 
estados binários dos LEDs.
Figura 7b. Circuito com LEDs sendo usados para apresentar 
os estados de um contador.
54
8. Decodificando um contador
Decodificação ativa em nível ALTO:
— Um contador de módulo X possui X estados diferentes; cada estado é uma 
sequência particular de 0s e 1s armazenados nos FFs do contador.
— Uma malha de decodificação é um circuito lógico que gera X saídas diferentes, 
cada uma das quais detecta (decodifica) a presença de um estado particular do 
contador.
— As saídas do decodificador podem ser projetadas para gerar nível ALTO ou BAIXO 
quando a detecção ocorrer. Um decodificador ativo em nível ALTO gera saídas em 
nível ALTO para indicar a detecção.
Figura 13. Contador de módulo 8.
55
8. Decodificando um contador
Decodificação ativa em nível ALTO:
— A Fig. 14 mostra um circuito 
decodificador ativo em nível 
ALTO para um contador de 
módulo 8.
— O decodificador consiste em 
oito portas AND de 3 
entradas.
— Cada porta AND gera um 
nível ALTO para um estado 
particular do contador.
Figura 14. Usando portas AND para decodificar um contador de módulo 8.
56
8. Decodificando um contador
Decodificação ativa em nível BAIXO:
— Caso portas NAND sejam usadas em vez de portas AND, as saídas do decodificador 
produzirão um sinal normalmente de nível ALTO, que vai para nível BAIXO apenas 
quando o número que estiver sendo decodificado ocorrer.
— Os dois tipos de decodificadores serão usados dependendo do tipo de circuito que 
estiver sendo acionado pelas saídas do decodificador.
Figura 15. Contador de módulo 16.
57
8. Decodificando um contador
Decodificação ativa em nível BAIXO:
Figura 15. Usando portas NAND para decodificar um 
contador.
— A Fig. 15, mostra um contador 
(módulo 16), em loop,utilizado 
para gerar uma forma de onda de 
controle que seria utilizada para 
controlar dispositivos.
— Na passagem pela contagem 8 
(1000), a NAND da parte superior 
gera uma saída de nível BAIXO, 
que seta o FFX para o estado 1. 
— O FFX permanece em nível ALTO até que o contador alcance a contagem 14 
(1110), que por sua vez é decodificada pela NAND da parte inferior. Esta, ao gerar 
nível BAIXO em sua saída, reinicia o FF X para o estado 0. Assim, a saída X se 
apresentará em nível ALTO entre as contagens de 8 a 14 para cada ciclo do 
contador.
58
8. Decodificando um contador
Decodificação de um contador BCD:
— Os decodificadores BCD têm dez saídas que 
correspondem aos dígitos decimais de 0 a 9 
representados pelos estados dos FFs do 
contador.
— Essas saídas podem ser usadas para controlar 
dez LEDs indicadores em um mostrador. 
Figura 16. Contadores BCD geralmente têm sua 
contagem mostrada em um único display.
— Mais frequentemente, em vez de usar dez LEDs individuais, um único dispositivo, 
um display, é usado para mostrar os números decimais de 0 a 9.
59
9. Analisando contadores síncronos
— Circuitos de contadores síncronos podem ser projetados de modo personalizado 
para gerar qualquer sequência de contagem.
— Apenas as entradas síncronas que são aplicadas aos FFs individuais para produzir a 
sequência do contador.
— Os controles de FFs assíncronos, como CLEAR, não são usados para alterar a 
sequência do contador. Assim são evitados os estados temporários e possíveis 
glitches nas formas de ondas da saída.
Figura 17. Contador síncrono com diferentes entradas de controle.
60
9. Analisando contadores síncronos
— Uma tabela de estado ATUAL/PRÓXIMO é uma ferramenta útil nessa análise.
1. Escrever a expressão lógica para a entrada de controle de cada FF.
2. Estabelecer um estado ATUAL para o contador e aplicar essa combinação de bits às 
expressões lógicas do controle.
3. As saídas das expressões de controle permitirão prever os comandos para cada FF e o 
PRÓXIMO estado resultante para o contador depois da aplicação do clock.
4. Refazer o processo de análise até que toda a sequência de contagem seja determinada.
61
9. Analisando contadores síncronos
— Na Fig. 17 um contador síncrono as entradas J e K levemente diferentes daquelas 
do contador binário crescente regular.
— Essas pequenas mudanças nos circuitos de controle farão com que o contador 
produza uma sequência de contagem diferente.
— As expressões da entrada de controle para esse contador são:
Figura 17. Contador síncrono com diferentes entradas de controle.
�� = ��
�� = �
�� = �� = ���� = �� = �
62
9. Analisando contadores síncronos
�� = ��
�� = �
�� = �� = �
�� = �� = ��
� = � = � = �
�� = �
�� = �
�� = �
�� = �
�� = �
�� = �
� = � = �
� = �
— Nesse contador é possível 
prever o PRÓXIMO estado para 
as três combinações de estado 
possíveis remanescentes.
— Sendo assim, pode-se 
determinar se o projeto do 
contador é autocorretor.
Contagem 
módulo 5
63
9. Analisando contadores síncronos
— Um contador autocorretor 
é um contador em que 
estados normalmente não 
usados retornam à 
sequência de contagem 
normal.
64
9. Analisando contadores síncronos
�� = ��� + ��� + ���� = � �� + �� + ����
�� = ��� + ���� = � ⊕ (��)
�� = ��� + ��� = � ⊕ �
�� = ��
65
9. Analisando contadores síncronos
�� = ��� + ��� + ���� = � �� + �� + ����
�� = ��� + ���� = � ⊕ (��)
�� = ��� + ��� = � ⊕ �
�� = ��
66
10. Projeto de contadores síncronos
— Ideia básica
— Tabela de transição J-K
67
10. Projeto de contadores síncronos
— Procedimento de projeto
Etapa 2 Etapa 4
Etapa 1 Etapa 3
68
10. Projeto de contadores síncronos
— Procedimento de projeto
Etapa 5Etapa 4
69
10. Projeto de contadores síncronos
— Procedimento de projeto
Etapa 6
70
10. Projeto de contadores síncronos
— Controle de um motor de passo
71
10. Projeto de contadores síncronos
— Controle de um motor de passo
72
10. Projeto de contadores síncronos
— Controle de um motor de passo
�� = � ⊕ � �� = � ⊕ �
�� = � ⊕ � �� = � ⊕ �
73
10. Projeto de contadores síncronos
— Contador síncrono com FFs D
74
10. Projeto de contadores síncronos
— Contador síncrono com FFs D
�� = ���� �� = ����� + ����� �� = ����
75
11. Lista - contadores
76
• Livro-texto: J., Tocci, R., Widmer, J., Moss, L.. Sistemas 
Digitais, 11th Edition., Pearson Brasil;
• As questões devem ter a resolução completa e serão 
entregues pelo Moodle.
• Questões para revisão das páginas 311, 313, 319, 321, 322, 
331, 334, 337 e 345;
• Problemas 7.65 (página 419) e 7.73 (página 422).