GABARITO TOP AV ARQ  2018 2 Questionário 1 sobre videos 1 2 3 4 (Aspectos Basicos dos SC) e   5 6 (Sist Mem)
4 pág.

GABARITO TOP AV ARQ 2018 2 Questionário 1 sobre videos 1 2 3 4 (Aspectos Basicos dos SC) e 5 6 (Sist Mem)


DisciplinaArquitetura de Computadores4.578 materiais34.749 seguidores
Pré-visualização2 páginas
2018.2 - TÓPICOS AVANÇADOS EM ARQUITETURA DE 
COMPUTADORES 
Aspectos Básicos dos SC - vídeos 1 \u2013 2 \u2013 3 - 4) e Sistemas de Memória (partes 1e 2) \u2013 
vídeos 5 - 6 
QUESTIONÁRIO 1 
GABARITO 
 
1. Qual a vantagem do emprego de barramentos em microcomputadores? 
Resp: redução de espaço e de custos de fiação (e no início, rapidez de acesso) 
2. Qual a influência da largura do BE-barramento de endereços e do BD \u2013 barramento de dados de um 
sistema de computação? 
Resp: a largura do BE influencia a capacidade da memória, enquanto a do BD influencia a 
capacidade de transferência de dados 
3. Qual é o valor, em bits, da largura de uma barramento serial? 
Resp: 1 bit 
4. Por que as arquiteturas mais recentes empregam mais de um nível de barramento em vez de um único 
(interligando todos os componentes) como antigamente? 
Resp: Devido a enorme diferença de velocidade entre dispositivos, compartilhando a mesma via e 
sendo poermitida apenas uma única transferência de cada vez. Dividindo os barramentos (grupos 
de dispositivos com velocidades próximas em cada um) melhora-se o desempenho. 
5. Quais são os dispositivos principais da área de controle de um processador? Qual deles é importante 
para implementação do ciclo das instruções? 
Resp: Unidade de Controle (UC), o Contador de Instrução (CI), o Registrador de Instrução (RI), o 
Decodificador de Instruções (dec) e o Relógio (\u201cclock\u201d). O mais importante é o CI. 
6. Por que as linguagens de programação possuem dois tipos de dados numéricos (inteiros e fracionários) 
Resp: para facilitar armazenamento e processamento de números diferentes e com tamanhos 
diferentes, especialmente números muito grandes ou muito pequenos 
7. Qual é o dispositivo responsável pelo sincronização de eventos e que controla a cadência de execução 
das microoperações? 
Resp: o relógio (\u201cclock\u201d) 
8. Um sistema de computação tem um processador cujo decodificador de instruções possui 7 bits de 
entrada e com sua pinagem é possível endereçar, na MP, um máximo de 128M endereços. Ele possui um 
conjunto de X instruções de máquina, todas de 2 operandos, sendo que o campo Operando 1 (Op 1) indica 
o endereço de um registrador e o segundo operando (Op 2) indica o endereço da memória principal (MP). 
Considerando que o RI (registrador de instrução) possui 40 bits de largura, calcule: 
a) Qual é o tamanho em bits de cada instrução? 
b) Quantos registradores o processador possui? 
c) Qual é o valor de X, considerando que seja o valor máximo? 
Resp: Decodificador de instruções com 7 bits entrada significa que o C.Op de cada instrução tem largura de 7 
bits; significa também que ele pode ter até 27 = 128 saídas (uma para cada instrução ). 
a) O formato de cada instrução é composto de 3 partes: COD. OP \u2013 OPERANDO 1 \u2013 OPERANDO 2. Como 
o RI tem 40 bits de largura e ele é o registrador que armazena instruções, então, cada instrução tem 
40 bits de largura 
b) Se a MP tem 128M endereços, então cada endereço tem 27 bits, pois N = 2E. Então, tem-se: E \u2013 27 
bits. Se o campo 2 é endereço de memória então ele tem 27 bits de largura. 
 
 
 
 7 bits 6 bits 27 bits 
Se a instrução tem no total 40 bits, sendo 7 para c. op e 27 para operando 2m sobram 40 \u2013 27 \u2013 7 = 6 bits 
para operando 1, que é endereço de registrador. Se endereço de reg = 6 bits então haverá 26 = 64 
registradores. 
c) X é o valor do total de instruções, que já se calculou acima ser 128. 
 
9. Processadores capazes de endereçar até 512GB de memória RAM, e cujas instruções de máquina 
podem ser armazenadas em qualquer parte da memória, possuem um CI com largura de L bits. Qual o valor 
de L? 
Resp: MP = 2BE e como MP = 512G, então é 239 e BE = 39 bits. Se cada endereço tem 39 bits e pode-
se armazenar instruções em qualquer parte, o endereço de uma instrução deve ter 39 bits. Como 
o CI armazena endereço de instrução, então, CI = 39 bits. E L = 39 bits 
10. Qual é a diferença entre as metodologias de compilação e de interpretação? 
 
Resp: O método de compilação realiza as 3 etapas (compilar, ligar e carregar/executar) 
separadamente, gerando arq separados em cada uma. Já o método de interpretação realiza as 3 
etapas para CADA instrução, não gerando nenhum produto intermediário. 
A compilação fica mais rápida, depois do desenvolvimento e consequente geração do EXECUTÁVEL, 
não gastando mais tempo em compilar, ligar como acontecde sempre coma interpretação. 
11.O que se entende da mensagem: \u201cENDEREÇO EXTERNO NÃO RESOLVIDO\u201d 
 
Resp: são as referências que o compilador indica desconhecer onde se localiza. Por exemplo, o 
comando de impressão não é reconhecido pelo compilador, pois é um código comum. 
12.Código binário (executável) é compartilhável entre processadores? 
 
Resp: Não. Ele é constituido de instruções de máquina e estas são (como o nome indica) 
específicas de cada família de processadores. 
13. Quais são os requisitos fundamentais de um sistema de memória? 
 
Resp: 
\u2022 Operações que podem ser realizadas: leitura e escrita 
\u2022 Organização: em N partes iguais e fixas 
Cod Op Op 1-Regis Op 2- mem 
\u2022 Endereçamento: cada parte é identificada por um número, seu endereço. A largura do endereço 
define a capacidade máxima de armazenamento (quantidade de endereços). 
 
14. O processador AMD Athlon 64 X2 3800+ núcleo \u201cWindsor\u201d é usado sobre o soquete AM2, que possui 940 
pinos. Do processador, são conectados barramentos que levam ao sistema de Memória Principal e ao chipset 
de controle do Sistema de E/S. 
O barramento conectado ao sub-sistema de E/S é denominado HyperTransport 2.0. Para esse modelo de 
processador, o barramento opera à velocidade de 1 GHz, e largura de dados de 16 bits em cada direção. 
Sabendo que o HyperTransport transfere duas vezes a quantidade de dados a cada ciclo de clock, qual é a 
Taxa de Transferência em bytes em cada direção? 
Resp: Taxa T = V x L bps (bits por seg). A V = 1 GHz ou 1 Gbps/fio e a L = 16 bits. 
T = 1 G x 16 x 2 (porque transfere 2 bits por pulso de relógio (\u201cclock\u201d) = 32 000 bps 
Como 1 B (byte) = 8 b (bits), então, 32 000 bps = 4 000 Bps 
 
15. Um determinado sistema de computação é inicialmente implementado com uma memória principal 
(RAM) com 2GB e um processador de núcleo simples, operando na velocidade de 2,8GHz. O sistema possui 
uma arquitetura clássica, conhecida como \u201cArquitetura von Newmann\u201d, com unidade de cálculo (ULA), 
registradores de dados; estes servem para armazenar dados de entrada (registrador-\uf0e0 ULA) e dados de saída 
de um processamento (ULA \uf0e0 registrador). 
Considere a operação normal desta máquina, supondo que carregar o conteúdo dos registradores de entrada 
na ULA leve 8 ns, executar a operação na ULA demore 12 ns e armazenar o resultado de volta no registrador 
de saída demore mais 20 ns. Qual é a taxa de operação máxima, em MIPS (milhões de operações por 
segundo), que essa máquina é capaz de alcançar, sabendo-se que executa uma instrução de cada vez? 
 
Resp:Cada operação gasta: 12 ns + 16 ns + 12 ns = 40 ns ou 40 x 10-9 seg. (é necessário converter 
para seg, já que a resposta é x instruções POR SEG) 
Quantas operações em UM segundo? 
 
O total de operações é obtido da regra de três. 
1 instrução----------------40 *10-9 seg 
X instruções-------------- 1 seg. 
Nesse caso, conforme a regra de três, x = 1 / 40 * 10-9 
 
1 por 40 x 10-9 é igual a 1 / 4 x 10-8 , que é igual a 0,25 x 108 , pois 10-8 no denominador é igual a 
108 no numerador. Como 106 = 1 milhão, multiplica-se 0,25 por 102 (pois 102 x 106 = 108) e tem-se 
25 x 106 ou 25 milhões instruções por segundo ou 25 MIPS 
 
16. Um conjunto de instruções de máquina de um sistema de computação é definido em projeto do fabricante 
do processador, de modo a possuir