Buscar

APOL 05

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 3, do total de 3 páginas

Prévia do material em texto

04/10/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291028/novo/1/54316 1/3
Questão 1/5 - Lógica Programável
Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior.
 
Dadas as seguintes sentenças sobre arquivos:
 
I – As operações com arquivos não são sintetizáveis.
 
II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE.
 
III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE.
 
IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários.
Quanto à veracidade dessas sentenças, marque a alternativa correta:
Nota: 20.0
A V, F, V, V
B F, V, V, V
C F, F, V, V
D V, V, F, F
E V, F, F, V
Questão 2/5 - Lógica Programável
É possível implementar em VHDL a geração de estímulos para a realização de teste independente 
da ferramenta de simulação.
Para gerar sinais aleatórios como estímulos em região de código concorrente utiliza-se a cláusula:
Nota: 20.0
A WAIT
B UNTIL
C AFTER
Você acertou!
Rota5 – Tema3
Você acertou!
04/10/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291028/novo/1/54316 2/3
D FOR
E WHEN
Questão 3/5 - Lógica Programável
Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma 
entidade.
Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos 
são do tipo:
Nota: 20.0
A ARRAY
B VECTOR
C COMPOSITE
D RECORD
E SCALAR
Questão 4/5 - Lógica Programável
Os IP cores são blocos de hardware que executam tarefas específicas.
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um 
processador IP core em sua arquitetura interna é chamada de:
Nota: 20.0
A SOC
B SOPC
Rota5 – Tema4
Você acertou!
Rota5 – Tema5
Você acertou!
Rota6 – Tema1
04/10/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291028/novo/1/54316 3/3
C SO
D ARM
E RISC
Questão 5/5 - Lógica Programável
O NIOS II é o processador software core da Altera.
O nome do seu barramento interno que interliga todos os seus componentes é:
Nota: 20.0
A Altera Switch Fabric
B Quartus Switch Fabric
C Avalon Switch Fabric
D Avalon Switch Industry
E Altera Switch Industry
Você acertou!
Rota6 – Tema2

Continue navegando