Relatório Laboratório de Automação Industrial

Prévia do material em texto

1 
 
UNIVERSIDADE FEDERAL DO AMAZONAS 
FACULDADE DE TECNOLOGIA 
DEPT. DE ENGENHARIA DE PRODUÇÃO 
 
 
 
 
 
LAURA LIMA DA ROCHA 
DEISIANY SANTOS DA CRUZ 
 
 
 
 
 
RELATÓRIO 1 
 
 
 
 
LABORATÓRIO DE AUTOMAÇÃO INDUSTRIAL 
 
 
 
MANAUS 
2018 
2 
 
LAURA LIMA DA ROCHA 
DEISIANY SANTOS DA CRUZ 
 
 
 
 
RELATÓRIO 1 
 
 
 
LABORATÓRIO DE AUTOMAÇÃO INDUSTRIAL 
 
 
 
Trabalho apresentado ao curso de 
Engenharia de Produção da Universidade 
Federal do Amazonas para obtenção de nota 
parcial na disciplina de Laboratório de 
Automação Industrial lecionada pelo Prof. 
André Cavalcante. 
 
 
 
 
MANAUS 
2018 
3 
 
SUMÁRIO 
 
1. INTRODUÇÃO...................................................................................................4 
2. Referencial Teórico..........................................................................................5 
2.1 Álgebra Booleana.........................................................................................5 
2.2 CLP e linguagem de programação Ladder.................................................13 
2.3 Temporizadores..........................................................................................14 
3. Metodologia.....................................................................................................17 
3.1 𝐴. 𝐵. 𝐶..........................................................................................................18 
3.2 𝐴 + 𝐵 + 𝐶.................................................................................................19 
3.3 𝐴 ⊕ 𝐵 ⊕ 𝐶...................................................................................................20 
3.4 𝐴. 𝐵. 𝐶̅̅ ̅̅ ̅̅ ̅̅ ..........................................................................................................22 
3.5 𝐴 + 𝐵 + 𝐶̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ .................................................................................................23 
3.6 𝐴 ⊕ 𝐵 ⊕ 𝐶 ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅..................................................................................................24 
3.7 .𝐴 ⊕ 𝐶̅̅ ̅̅ ̅̅ ̅̅ + (𝐵 ⊕ 𝐶̅)......................................................................................26 
4. CONCLUSÃO...................................................................................................28 
5. REFERÊNCIAS................................................................................................29 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4 
 
INTRODUÇÃO 
 
A automação industrial é o estudo sobre máquinas automatizadas, é a 
substituição do trabalho humano por máquinas que se sustenta a partir da ideia do 
uso da potência elétrica ou mecânica para acionar algum tipo de máquina. Para a 
realização do experimento, precisou-se de alguns conceitos teóricos de elétrica, mais 
especificadamente eletrônica digital, para então entender sobre a Automação. O 
relatório mostrará o estudo da teoria sobre a Automação que envolvem o uso de 
Controladores Lógicos Programáveis e o Diagrama Ladder, na qual foi utilizado o 
Software CodeSys para simular na prática o comportamento de um CLP. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
5 
 
2. Referencial teórico 
2.1 Álgebra Booleana 
 É um sistema matemático de análise lógica, criada pelo George Boole, a 
álgebra Booleana faz o estudo de circuitos lógicos, se baseia no uso de duas variáveis, 
que são (0 ou 1), o 0 significa fechado o 1 significa aberto. 
As portas lógicas existentes da álgebra Booleana são: 
 Portas AND: Podem conter uma ou mais entrada e sua saída será 1, somente 
se as entradas forem iguais a 1. 
 
 
 
 
 
 
 
Tabela 2.1.1 – Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
Figura 2.1.1 – Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
Figura 2.1.2 – Expressão Booleana 
Fonte: (Amaral, 2011) 
6 
 
 Portas OR: Possui duas ou mais entradas, sua saída será 1 se uma das 
entradas forem iguais a 1 ou se as duas entradas forem iguais a 1. 
 
 
 
 
 
 
 
 
Tabela 2.1.2 - Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
 
Figura 2.1.3 – Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
Figura 2.1.4 – Expressão Booleana. 
Fonte: (Amaral, 2011) 
 
 
 
 
7 
 
 Porta Inversora: Responsável por inverter o sinal da saída. 
 
 
Tabela 2.1.3 – Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
Figura 2.1.5 – Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
Figura 2.1.6 – Expressão Booleana. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
8 
 
 Porta NOR: Corresponde a uma porta OR contendo um inversor na saída, ou 
seja, inverte o resultado da saída. 
 
 
 
 
 
 
 
 
Tabela 2.1.4 – Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
Figura 2.1.7 – Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
Figura 2.1.8 – Expressão Booleana. 
Fonte: (Amaral, 2011) 
 
 
 
9 
 
 Porta NAND: É uma porta AND contendo um inversor na saída, invertendo o 
resultado da saída. 
 
 
 
 
 
 
 
 
Tabela 2.1.5 – Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
Figura 2.1.9 - Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
Figura 2.1.10 – Expressão Booleana. 
Fonte: (Amaral, 2011) 
 
 
 
10 
 
 Porta XOR: Possui uma ou mais entradas, e sua saída só será 1 se as 
entradas conterem valores diferentes. 
 
 
 
 
 
 
 
 
 
Tabela 2.1.6 – Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
Figura 2.1.11 – Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
Figura 2.1.12 – Expressão Booleana. 
Fonte: (Amaral, 2011) 
 
 
 
11 
 
 Porta XNOR: É o complemento da porta XOR, mas com a saída invertida. Ou 
seja, a saída será 1 se as entradas forem iguais. 
 
 
 
 
 
 
 
Tabela 2.1.7 – Tabela da verdade. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
Figura 2.1.13 – Simbologia. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
Figura 2.1.14 – Expressão Booleana. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
12 
 
 As regras básicas para a encontrar o valor da saída e também a simplificação 
das expressões Booleanas são: 
 
 
 
 
 
 
 
 
 
 
 
 
 
Tabela 2.1.8 – Postulados. 
Fonte: (Amaral, 2011) 
 
 
 
 
 
 
 
 
 
 
 
 
 
Tabela 2.1.9 – Propriedades e Teoremas. 
Fonte: (Amaral, 2011) 
 
13 
 
2.2 CLP e linguagem de programação Ladder 
 “Os CLP’s vieram a substituir elementos e componentes 
eletroeletrônicos de acionamento e a linguagem utilizada na sua programação 
é similar à linguagem de diagramas lógicos de acionamento desenvolvidos por 
eletrotécnicos e profissionais da área de controle, esta linguagem é 
denominada linguagem de contatos ou simplesmente Ladder” (RAIMUNDO, 
2017). 
“A linguagem Ladder permite que se desenvolvam lógicas combinacionais, 
sequenciais e circuitos que envolvam ambas, utilizando como operadores para estas 
lógicas: entradas, saídas, estados auxiliares e registronumérico. “ (RAIMUNDO, 
2017) 
 
 Tabela 2.2.1 – Simbologia semelhante aos encontrados nos esquemas 
elétricos (contatos e bobinas). 
Fonte: (RAIMUNDO, 2017) 
 
“Diagrama LADDER é uma representação ordenada em forma de 
escada de componentes e conexões de um circuito elétrico. O diagrama 
LADDER é também chamado de diagrama elementar ou diagrama de linha. O 
termo LADDER (escada) se aplica porque ele parece com uma escada, 
contendo degraus. É o diagrama básico associado com o controle lógico 
programado” (RIBEIRO, 2001). 
 
Funções lógicas: 
 Execução da função AND em LADDER: a saída só será acionada se as entradas 
estiverem em Nível alto; 
 Execução da função OR: Basta que uma das entradas estejam em nível alto, para 
que a saída seja acionada; 
 Execução da função NOT: Nega ou inverte o sinal da saída; 
14 
 
 Execução da função NAND: Nega ou inverte a saída da função AND; 
 Execução da função NOR: Nega a saída da função OR. 
 
2.3 Temporizadores 
 Temporizador “é um dispositivo lógico que permite o sistema automático 
ativar equipamentos de saída, durante um estágio específico na operação do 
processo. Ele é usado para atrasar ciclos de partida e parada, intervalos de 
controle, ciclos operacionais repetitivos e tem a capacidade de rearmar o 
sistema ao fim destes ciclos’’ (RIBEIRO, 2001). 
 ‘’É possível fazer quatro combinações de temporizadores, considerando a lógica 
de atraso para ligar (TON) ou atraso para desligar (TOFF) e os contatos normalmente 
abertos (NA) ou normalmente fechados (NF). ” ((RIBEIRO, 2001). 
 As quatros combinações são: 
 NO/ON/TC (normally open, timed closing - normalmente aberto, temporizado 
para fechar, ligando); 
 NC/ON/TO (normally closed, timed opening - normalmente fechado, 
temporizado para abrir, ligando); 
 NO/OFF/TC, (normally open, OFF timed closing - normalmente aberto, 
desligam fechando com o tempo); 
 NC/OFF/TO (normally closed, timed opening, normalmente fechado, desliga 
abrindo com o tempo). 
“O temporizador mais comum é o Time-Delay TON, depois que o 
intervalo de tempo completa, e também depois da bobina energizada, os 
contatos mudam o estado, se está aberto, ficará fechado, e se estiver fechado 
ficará aberto. Quando a bobina for desenergizada os contatos retornam ao seu 
estado anterior, ou seja, original. Alguns temporizadores podem ser resetados 
por um circuito separado e não resetados automaticamente quando a bobina 
for desenergizada. ” (RIBEIRO, 2001). 
15 
 
 
 
 
 
 
 
Figura 2.3.1 – Gráfico do tempo para time TON 
Fonte: (RIBEIRO, 2001) 
 
 
 
 
 
 
 
Figura 2.3.2 – Gráfico do tempo para TOFF 
Fonte: (RIBEIRO, 2001) 
 “Alguns temporizadores mudam de status dos contatos da saída, depois de 
intervalo de tempo, quando a bobina é desenergizada, são os TOFF” (RIBEIRO, 2001) 
 
 
 
 
 
Figura 2.3.3 – Atraso para Energizar. 
Fonte: (RIBEIRO, 2001) 
 
 
 
 
 
Figura 2.3.4 – Atraso para desenergizar. 
Fonte: (RIBEIRO, 2001) 
16 
 
 “Em circuitos de lógica de relés, os temporizadores e contadores são unidades 
individuais montadas no painel e fiadas fisicamente”. (RIBEIRO, 2001) 
 “Para a função de temporização do CLP, o temporizador é gerado no 
programa, chamando-o como uma função especial. Há somente um tipo de 
função de temporização no CLP: atraso de tempo de ligar. Qualquer outro tipo 
de necessidade de temporização pode ser realizado pelo uso de combinações 
de um número de funções de temporização no CLP. ” (RIBEIRO, 2001) 
 “Quando a função de temporização é chamada pelo teclado, aparece o bloco 
do temporizador. O bloco é programado com três parâmetros: ” (RIBEIRO, 2001) 
 O número ou tag do temporizador, p. ex., TS017 ou 31; 
 O valor do tempo do intervalo de temporização, p. ex., 14s para cada formato; 
 O registro especificado onde a contagem se processa, p. ex., HR101 ou função 
31. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
17 
 
3. Metodologia 
 O solicitado pelo documento disponibilizado pelo discente fora a geração de 
uma saída de 3 bits com uma contagem binária e, para tanto, fora utilizado o Timer 
para tornar possível essa contagem. Ademais, a prática fora realizada através do 
software CodeSys. 
 
Figura 3.1 - Diagrama de estados mostrando o início e o ciclo da contagem. 
Fonte: Dados Próprios (2018) 
 O circuito do contador binário fora montado e aplicado em todas as funções. 
 
Figura 3.2 – Diagrama do contador binário. 
Fonte: Dados Próprios (2018) 
18 
 
 
 
Figura 3.3 – Análise temporal do acionamento das saídas A, B e C. 
Fonte: Dados Próprios (2018) 
 Para prosseguir com o experimento, fora elaborada a tabela da verdade para 
todas as funções lógicas. Em seguida, fora encontrada a função simplificada de 
algumas funções utilizando o método da SOP e POS fundamental além do Teorema 
de De Morgan. E então, as expressões booleanas foram transformadas para a 
linguagem Ladder e, por último, o diagrama fora testado no software. 
3.1 𝑨. 𝑩. 𝑪 
 A função 1 é uma simples AND e a sua Tabela da Verdade é: 
 
 
 
 
 
 
 
Tabela 3.1.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
A B C SAÍDA 
0 0 0 0 
0 0 1 0 
0 1 0 0 
0 1 1 0 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
19 
 
 Como a função dada é sintética, não há necessidade de utilizar métodos de 
simplificação, já podendo transformar a função booleana em diagrama Ladder. 
 
Figura 3.1.1 – Diagrama Ladder da função 1. 
Fonte: Dados Próprios (2018) 
 
Figura 3.1.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
3.2 𝑨 + 𝑩 + 𝑪 
 A função 2 é composta pela porta OR e a sua Tabela da Verdade é: 
 
 
 
 
 
Tabela 3.2.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
A B C SAÍDA 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 1 
1 0 0 1 
1 0 1 1 
1 1 0 1 
1 1 1 1 
20 
 
 Como a função dada já é sintética, não há necessidade de utilizar métodos de 
simplificação. Abaixo o diagrama Ladder da expressão booleana é montado: 
 
Figura 3.2.1 – Diagrama Ladder da função 2. 
Fonte: Dados Próprios (2018) 
 
Figura 3.2.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
3.3 𝑨 ⊕ 𝑩 ⊕ 𝑪 
 A função 3 é composta por portas XOR e a sua Tabela da Verdade é: 
 
 
 
 
 
Tabela 3.3.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
A B C SAÍDA 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 0 
1 0 0 1 
1 0 1 0 
1 1 0 0 
1 1 1 1 
21 
 
 Utilizando a SOP fundamental para encontrar a função sintética: 
𝑓(𝐴, 𝐵, 𝐶) = 0. 𝑀0 + 1. 𝑀1 + 1. 𝑀2 + 0. 𝑀3 + 1. 𝑀4 + 0. 𝑀5 + 0. 𝑀6 + 1. 𝑀7 
𝑓(𝐴, 𝐵, 𝐶) = 1. 𝑀1 + 1. 𝑀2 + 1. 𝑀4 + 1. 𝑀7 
𝑓(𝐴, 𝐵, 𝐶) = �̅��̅�𝐶 + �̅�𝐵𝐶̅ + 𝐴�̅�𝐶̅ + 𝐴𝐵𝐶 
𝑓(𝐴, 𝐵, 𝐶) = �̅�(�̅�𝐶 + 𝐵𝐶̅) + 𝐴(�̅�𝐶̅ + 𝐵𝐶) 
 Montando a expressão em diagrama Ladder: 
 
Figura 3.3.1 – Diagrama Ladder da função 3. 
Fonte: Dados Próprios (2018) 
 
Figura 3.3.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
 
 
22 
 
3.4 𝑨. 𝑩. 𝑪̅̅ ̅̅ ̅̅ ̅̅ 
 A função 4 é composta pela porta NAND e a sua Tabela da Verdade é: 
 
Tabela 3.4.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
 Aplicado o Teorema de De Morgan na função temos que: 
𝑓(𝐴, 𝐵, 𝐶) = 𝐴. 𝐵. 𝐶̅̅ ̅̅ ̅̅ ̅̅̿̿ ̿̿ ̿̿ ̿̿ 
𝑓(𝐴, 𝐵, 𝐶) = �̅� + �̅� + 𝐶̅ 
 Montando a expressão em diagrama Ladder: 
 
Figura 3.4.1 – Diagrama Ladder da função 4. 
Fonte: Dados Próprios(2018) 
23 
 
 
Figura 3.4.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
3.5 𝑨 + 𝑩 + 𝑪̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ 
 A função 5 é composta pela porta NOR e a sua Tabela da Verdade é: 
 
 
 
 
 
 
Tabela 3.5.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
 Aplicado o Teorema de De Morgan temos que: 
𝑓(𝐴, 𝐵, 𝐶) = 𝐴 + 𝐵 + 𝐶̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿ 
𝑓(𝐴, 𝐵, 𝐶) = �̅�. �̅�. 𝐶̅ 
 
A B C SAÍDA 
0 0 0 1 
0 0 1 0 
0 1 0 0 
0 1 1 0 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 0 
24 
 
 Montando a expressão em diagrama Ladder: 
 
Figura 3.5.1 – Diagrama Ladder da função 5. 
Fonte: Dados Próprios (2018) 
 
Figura 3.5.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
3.6 𝑨 ⊕ 𝑩 ⊕ 𝑪 ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ 
 A função 6 é composta pela porta XNOR e a sua Tabela da Verdade é: 
 
 
 
 
 
Tabela 3.6.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
 Utilizando a SOP fundamental para encontrar a função sintética: 
A B C SAÍDA 
0 0 0 1 
0 0 1 0 
0 1 0 0 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 0 
25 
 
𝑓(𝐴, 𝐵, 𝐶) = 1. 𝑀0 + 0. 𝑀1 + 0. 𝑀2 + 1. 𝑀3 + 0. 𝑀4 + 1. 𝑀5 + 1. 𝑀6 + 0. 𝑀7 
𝑓(𝐴, 𝐵, 𝐶) = 1. 𝑀0 + 1. 𝑀3 + 1. 𝑀5 + 1. 𝑀6 
𝑓(𝐴, 𝐵, 𝐶) = �̅��̅�𝐶̅ + �̅�𝐵𝐶 + 𝐴�̅�𝐶 + 𝐴𝐵𝐶̅ 
𝑓(𝐴, 𝐵, 𝐶) = 𝐴(�̅�𝐶 + 𝐵𝐶̅) + �̅�(�̅�𝐶̅ + 𝐵𝐶) 
 Montando a expressão em diagrama Ladder: 
 
 
 
 
Figura 3.6.1 – Diagrama Ladder da função 6. 
Fonte: Dados Próprios (2018) 
 
Figura 3.6.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
 
 
 
26 
 
 3.7 𝑨 ⊕ 𝑪̅̅ ̅̅ ̅̅ ̅̅ + (𝑩 ⊕ �̅�) 
 A função 7 é composta por portas XNOR, OR e XOR. A sua Tabela da Verdade 
é: 
 
Tabela 3.7.1 – Tabela da Verdade. 
Fonte: Dados Próprios (2018) 
 Utilizando a POS fundamental para encontrar a função sintética temos que: 
𝑓(𝐴, 𝐵, 𝐶) = (1 + 𝑀0). (0 + 𝑀1). (1 + 𝑀2). (1 + 𝑀3). (1 + 𝑀4). (1 + 𝑀5). (0 + 𝑀6). (1
+ 𝑀7) 
𝑓(𝐴, 𝐵, 𝐶) = 𝑀1. 𝑀6 
𝑓(𝐴, 𝐵, 𝐶) = (𝐴 + 𝐵 + 𝐶̅). (�̅� + �̅� + 𝐶) 
 Montando o diagrama Ladder a partir da expressão acima, tem-se que: 
 
Figura 3.7.1 – Diagrama Ladder da função 7. 
Fonte: Dados Próprios (2018) 
27 
 
 
Figura 3.7.2 – Análise temporal da saída. 
Fonte: Dados Próprios (2018) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
28 
 
CONCLUSÃO 
 
Salienta-se que a eletrônica digital é uma grande base para trabalhar com a 
programação Ladder que foi desenvolvida para os Controladores Lógicos Programáveis. A 
linguagem Ladder é composta por contatos (que são as entradas) que se conectam em 
networks com as bobinas (que são as saídas) de maneira a compor circuitos lógicos. 
Pode-se incluir nesses diagramas temporizadores e outros blocos funcionais lógicos. 
O uso dos temporizadores possibilita realizar uma contagem binária, como colocado no 
presente relatório. 
Nota-se que quando passa um determinado período de tempo, começa a ocorrer um 
atraso nos acionamentos dos bits, o que torna a análise temporal com o acúmulo de atrasos 
nos acionamentos. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
29 
 
REFERÊNCIAS 
 
AMARAL, Valder. Eletrônica Digital. Vol 4. São Paulo: Fundação Padre Anchieta, 
2011. 
 
RAIMUNDO, Egidio. Introdução aos CLPS e linguagem de programação LADDER. 
2017. Disponível em: < www.passeidireto.com/arquivo/35446859/automacao---aula-
8---clp-e-linguagem-de-programacao-ladder > . Acesso em: 17/09/2018 
 
RIBEIRO, Marcos. Automação Industrial. 4. Ed. Salvador: Tek Treinamento & 
Consultoria Ltda., 2001.