Sistemas Lógicos ENGC26 Lista 1 sem respostas

Prévia do material em texto

ENGC26 – Sistemas Lógicos 
Lista de Exercícios 1 
Prof. Wagner L. A. Oliveira 
 
 
1) Os endereços das posições de memória de um computador são números binários 
que identificam cada posição da memória onde um byte é armazenado. O 
número de bits que constitui um endereço depende da quantidade de posições 
de memória. Visto que o número de bits pode ser muito grande, o endereço é 
especificado em hexa em vez de binário. 
a) Se o computador tem 20 bits de endereço, quantas posições diferentes de 
memória ele tem? 
b) Quantos dígitos hexa são necessários para representar um endereço de uma 
posição de memória? 
c) Qual é o endereço, em hexa, da posição de memória número 256? 
 
2) Em um CD de áudio, o sinal de tensão é amostrado cerca de 44000 vezes por 
segundo e o valor de cada amostra é gravada na superfície do CD como um 
número binário. Em outras palavras, cada número binário gravado representa 
um único ponto da forma de onda do sinal de áudio. 
a) Se os números binários têm extensão de 6 bits, quantos valores de tensão 
podem ser representados por um único número binário? Repita o cálculo 
para 8 e 10 bits. 
b) Se forem usados 10 bits, quantos bits serão gravados no CD em 1 segundo? 
c) Se um CD tem capacidade de armazenar 5 bilhões de bits, quantos segundos 
de áudio podem ser gravados quando se usam números de 10 bits? 
 
3) Construa uma tabela mostrando as representações de todos os números 
decimais de 0 a 15 em binário, octal, hexa e BCD. 
 
4) Converta em decimal os valores representados no padrão IEEE 754: 
 
 
 
 
5) São verdadeiras as seguintes igualdades? Justifique através da álgebra booleana. 
Considere X'  negação de X e ⊙ função coincidência (negação da função ou-
exclusivo). 
 
a) X⊙Y⊙X.Y = X + Y 
b) XYZ = X'⊙Y⊙Z 
c) XYZW = X'⊙Y⊙Z⊙W' 
d) (X⊙Y)'⊙Z = X'(Y⊙Z)' 
 
6) Aplicando as leis da álgebra booleana, simplifique as seguintes expressões: 
(X'  negação de X) 
a) (AB + A'B)(A' + B)AB' 
b) ACD' + A'C 
c) (A + B)(A+BC) + A'B'+ A'C' 
d) (X + XY)(X' + X'Y) 
e) QRT' + Q'R + QRT' 
f) A'B'C' + A'BC' + A'C 
g) BD + B(D + E) + D'(D + F) 
h) A'B'C + (A + B + C')' + A'B'C'D 
i) (B + BC)(B + B'C)(B + D) 
j) ABCD + AB(CD)' +(AB)'CD 
k) ABC[AB + C'(BC + AC)] 
l) A'B'C'D' + A'B'C'D + ABCD + ABCD' 
m) XY + Y'Z + XZ 
n) X'Y' + ZW' + XY' + Z'W' + ZW' 
 
7) Analise o circuito (entradas A e B, saídas C e D): 
 
 
 
 
8) Projete um circuito combinacional com 4 variáveis de entrada que apresente 
nível alto na saída sempre que o número formado pelos bits de entrada seja 
primo. 
 
 
9) Represente o diagrama de tempo dos dois circuitos a seguir. O que pode ser 
observado? Analise usando o teorema de De Morgan. 
 
 
 
 
10) Projetar um circuito conversor entre BCD e código Gray. 
 
 Código Gray: 
 Decimal A3A2A1A0 
 0 0 0 0 0 
 1 0 0 0 1 
 2 0 0 1 1 
 3 0 0 1 0 
 4 0 1 1 0 
 5 0 1 1 1 
 6 0 1 0 1 
 7 0 1 0 0 
 8 1 1 0 0 
 9 1 1 0 1 
 
11) De acordo com a figura a seguir, quais as combinações de endereços que 
habilitam os blocos de memória RAM 0/ RAM 1 e RAM 2/ RAM 3 ? 
 
Observe que A3A2A1A0 são as entradas de endereço das memórias e CS' é o pino 
de habilitação, ativo em nível baixo. 
 
12) Projetar um circuito gerador do bit de paridade (par e ímpar) para uma palavra 
de 4 bits. O bit de paridade é um dígito binário de teste que é adicionado à 
palavra ou informação, o qual, através de adequada codificação, pode 
possibilitar a detecção de um erro numa informação transmitida. Diz-se que o 
código gerado é do tipo paridade par, quando a soma dos bits de valor “1” 
presentes na informação total, incluindo o bit de teste, resulta em um número 
par. A recíproca é verdadeira, para o caso do código do tipo paridade ímpar. 
 
13) A figura abaixo mostra a interseção de uma via preferencial com outra 
secundária. Vários sensores de detecção de veículos estão colocados ao longo 
das mãos de direção C e D (via principal) e A e B (via secundária). A saída de tais 
sensores será nível lógico BAIXO quando nenhum veículo for detectado, e será 
nível lógico ALTO em caso de detecção. O sinal de tráfego no cruzamento deve 
ser controlado como se segue: 
 O sinal leste-oeste (L-O) estará verde sempre que existirem veículos em 
ambas as vias de direção C e D; 
 O sinal leste-oeste (L-O) estará verde sempre que existirem veículos ou em C 
ou em D, estando as outras duas vias, A e B, sem nenhum veículo detectado. 
 O sinal norte-sul (N-S) estará verde sempre que existirem veículos em A e em 
B, estando C e D vazias. 
 O sinal norte-sul (N-S) estará verde quando ou A ou B estiverem ocupadas, 
enquanto C e D estiverem vazias. 
 O sinal leste-oeste (L-O) estará verde quando nenhum veículo tiver sido 
detectado pelos sensores. 
Usando as saídas dos sensores A, B, C, e D como entradas, projete um circuito 
lógico para controlar os sinais. Deve haver duas saídas, N_S e L_O, que vão para 
o nível lógico ALTO quando a luz correspondente for a verde. 
 
 
 
 
 
14) Trace o diagrama de tempo da saída Y em função das entradas A2, A1, A0, para o 
circuito abaixo: 
 
 
15) Projetar um circuito que recebe uma entrada de quatro bits, cuja saída produz o 
maior número primo menor ou igual ao número formado pelos bits de entrada. 
A implementação deve ser feita com portas lógicas. 
 
16) Deseja-se detectar a presença das palavras binárias 1010, 1100, 0001, 1011. 
Projete o circuito para desempenhar esta função, sendo que a saída sinalizará 
com nível baixo a presença de um dos códigos. 
 
17) Quando a saída de cada um dos circuitos abaixo vai a nível alto, qual o código 
binário presente em cada entrada? O MSB é o A3. 
 
 
 
18) Analise o funcionamento do conversor BCD/7-segmentos, considerando como 
entrada o diagrama de tempo abaixo. Determine a sequência de dígitos 
mostrados no display. 
 
19) Usando portas lógicas, projete um circuito combinacional com quatro entradas, 
cuja única saída vai a "1" sempre que a maioria dos bits na entrada tem valor 
lógico "0". 
 
20) Considere que x1x0 representa um número binário de dois bits que pode assumir 
qualquer um de seus possíveis valores (00, 01, 10 ou 11). Igualmente, y1y0 
representa outro número binário de dois bits. Projete um circuito lógico que 
tenha para entradas x1, x0, y1, y0 e cuja saída seja "1", caso os números binários 
x1x0 e y1y0 sejam iguais. 
 
21) Determine o diagrama de tempo (waveform) da saída X do circuito abaixo em 
função das entradas A, B, C, D. 
 
 
22) O circuito combinacional abaixo (GeradorExpressoesReduzidas) é capaz de gerar 
expressões booleanas otimizadas de duas variáveis, com base em mapas de 
Karnaugh. 
 
 
 
 
 
 
 
 
As entradas do circuito (lado esquerdo) correspondem às células do mapa de 
Karnaugh, enquanto as saídas (lado direito) indicam quais termos estão 
presentes na expressão booleana reduzida, a partir das células preenchidas do 
mapa. 
 
Convenções de entrada: 
 
1 = célula correspondente preenchida; 
0 = célula correspondente vazia. 
 
Convenções de saída: 
 
1 = termo correspondente presente na expressão booleana reduzida; 
0 = termo correspondente ausente na expressão booleana reduzida. 
 
Construa o circuito GeradorExpressoesReduzidas, dando os nomes de suas 
entradas e saídas. 
 
... 
To
do
s o
s p
os
sív
eis
 
ter
mo
s g
er
ad
os
 
po
r K
ar
na
ug
h 
... 
To
da
s a
s p
os
sív
eis
 
cé
lul
as
 do
 
Ma
pa
 de
 K
ar
na
ug
h 
 
 
 
GeradorExpressoesReduzidas 
23) Considere a figura abaixo. A bomba d'água B1 leva água de um riacho até o 
tanque inferior, e a bomba B2 leva água do tanqueinferior para o superior. A 
bomba B1 deve ligar com o objetivo de manter a água sempre próxima do nível 
máximo (S2), desligando ao atingir S2. A bomba B2 funciona da mesma forma, 
baseada nos níveis S3 e S4, mas não poderá funcionar caso o nível do tanque 
inferior esteja abaixo de S1. Se qualquer combinação que os sensores enviarem 
for impossível de ocorrer na prática, as duas bombas devem ser imediatamente 
desligadas, independentemente de qualquer outra situação. Projete o circuito 
descrito, fazendo as convenções necessárias.