CIRCUITOS DIGITAIS DP Online - UNIP SI/CC

Prévia do material em texto

CIRCUITOS DIGITAIS tudo
1. O número 47 na base decimal corresponde a:
R: C - (101111)2
2. Convertendo (F0F0)16  para a base 10, obtemos:
R: A- 61680
3. Convertendo (1101011101)2  para a base octal, obtemos:
R: D- (1535)8
4. O número 715 na base decimal corresponde a:
R: A- (1011001011)2
5. O número (3F)16 corresponde a:
R: B- (63)10
6. O número (3E8)16 corresponde a:
R: E- (1000)10
7. Convertendo 12345 decimal para hexadecimal obtemos:
R: D- (3039)16
8. Convertendo 12346 decimal para binário obtemos:
R: E- (11000000111010)2
9. (BAC)16 convertido para o sistema binário é:
R: A- (101110101100)2
10. O número (0110110011111001)2 corresponde a:
R: D- (6CF9)16
11. O número (712)8  convertido para o sistema binário é:
R: D- (111001010)2
12. Convertendo (5ABA)16 para a base 5, obtemos:
R: C- (1220401)5
13. O número (1422)10, ao ser convertido para as bases binária, octal e hexadecimal, resulta, respectivamente em:
R: B- (10110001110)2, (2616)8 e (58E)16
14. O resultado da operação (111011101)2 + (10101011)2  é:
R: A - (1010001000)2
15. Ao efetuarmos a operação (111011101)2 + (10101011)2  obtemos:
R: C- (648)10
16. A operação realizada no sistema binário de 1011101 - 101100,101, resulta:
R: A- (48,375)10
17. O resultado da operação ((10011)2+(10100)2) x (101)2, no sistema hexadecimal, é:
R: B - (C3)16
18. Considere a operação (1101110)2 + (ABC)16. Seu resultado, no sistema decimal, é:
R: B- (2858)10
19. Uma regra da álgebra booleana afirma que:
R: E- Uma variável negada duas vezes volta a ser a própria variável
20. Uma porta COINCIDÊNCIA equivale a:
R: C- Uma porta XOR negada.
21. Numa porta lógica XOR de duas entradas, a entrada A é sempre "1" e a entrada B é binária. A saída S é:
R: B- S = ~B
22. O circuito abaixo utiliza dois circuitos integrados (CIs) disponíveis comercialmente, o TTL 7408 e o TTL 7432. Com base nas ligações entre as portas dos CIs, as saídas Y1 e Y2 sarão, respectivamente:
 R: D- Y1 = (A ^ B) v C
Y2 =  (Q ^ P) v P
23. Considere um circuito lógico formado pela expressão (A E B) OU (A OU C). A saída deste circuito será Falsa sempre que:
R: B- A e C forem ambos falsos.
24. Na Lógica Matemática temos um operador binário chamado dupla implicação (⇔) cuja regra pode ser resumida em: "a saída é verdadeira quando ambas as entradas têm valores lógicos iguais". Este operador equivale à porta lógica:
R: D- NXOR
25. A expressão booleana  A·(A + AB)  , quando minimizada, é:
R: D-A
26. O bloco indicado por X na figura abaixo representa quatro circuitos que têm como entrada A e B, e cujas saídas são apresentadas na tabela abaixo. As expressões lógicas das saídas Y1 e Y2 em função de A e B, são:
 
	A
	B
	I
	II
	III
	IV
	Y1
	Y2
	0
	0
	0
	1
	1
	0
	 
	 
	0
	1
	1
	0
	0
	1
	 
	 
	1
	0
	1
	1
	0
	0
	 
	 
	1
	1
	1
	1
	1
	1
	 
	
R: B- Y1 = A e Y2 = ~A ^ B
27. Uma forma simplificada da expressão (A ^ B ^ C) v (~A ^ C) v (C ^ B) v ~B  é:
R: D- (B ^(~A v C )) v ~B
28. Para o circuto abaixo, podemos afirmar que a saída:
  R: B-Será sempre "0"
29. Qual das expressões lógicas não apresenta a saída indicada na tabela abaixo?
 
	A
	B
	C
	S
	0
	0
	0
	0
	0
	0
	1
	1
	0
	1
	0
	1
	0
	1
	1
	1
	1
	0
	0
	1
	1
	0
	1
	1
	1
	1
	0
	0
	1
	1
	1
	1
 R: E- S = C' + (AB)
30. Qual das tabelas verdade abaixo representa a saída Y do circuito abaixo?
 
 
	A
	B
	C
	Y
	0
	0
	0
	1
	0
	0
	1
	0
	0
	1
	0
	1
	0
	1
	1
	0
	1
	0
	0
	1
	1
	0
	1
	0
	1
	1
	0
	0
	1
	1
	1
	1
R: C- 
 
31. Considere o mapa de Karnaugh apresentado abaixo. Não é uma saída possível para o circuito:
 
R: C- 
32. Considere a expressão para a saída S, indicada abaixo, em função das entradas A, B e C.
A forma mais simplificada possível para esta saída é:
R: C- 
33. A expressão lógica   pode ser simplificada como sendo: 
R: C- ~A
34. A expressão simplificada que daria a mesma saída que o circuito abaixo é:
  R: E- A+C
35. A expressão que resulta nos avlores apresentados na tabela abaixo é:
	A
	B
	C
	D
	Y
	0
	0
	0
	0
	0
	0
	0
	0
	1
	0
	0
	0
	1
	0
	1
	0
	0
	1
	1
	1
	0
	1
	0
	0
	0
	0
	1
	0
	1
	0
	0
	1
	1
	0
	1
	0
	1
	1
	1
	1
	1
	0
	0
	0
	1
	1
	0
	0
	1
	1
	1
	0
	1
	0
	1
	1
	0
	1
	1
	1
	1
	1
	0
	0
	0
	1
	1
	0
	1
	0
	1
	1
	1
	0
	0
	1
	1
	1
	1
	0
 R: D- A'·C + A·B'
36. O circuito lógico que apresenta a saída a seguir é:
 
	A
	B
	C
	D
	Y (Saída)
	0
	0
	0
	0
	1
	0
	0
	0
	1
	1
	0
	0
	1
	0
	1
	0
	0
	1
	1
	1
	0
	1
	0
	0
	1
	0
	1
	0
	1
	0
	0
	1
	1
	0
	0
	0
	1
	1
	1
	1
	1
	0
	0
	0
	1
	1
	0
	0
	1
	0
	1
	0
	1
	0
	0
	1
	0
	1
	1
	1
	1
	1
	0
	0
	1
	1
	1
	0
	1
	0
	1
	1
	1
	0
	0
	1
	1
	1
	1
	1
R: E- 
37. A expressão lógica resultante do Mapa de Karnaugh abaixo é:
  R: C - A'·B' + C·D' + A·C
38. Considere o circuito com entradas A, B e C indicado pelo mapa de Karnaugh abaixo. Assinale a alternatiiva que indica o menor número necessário de portas lógicas para construir, na sua versão mais simplificada, um circuito com esta saída.
 
R: A- Uma.
39. A saída de um codificador do código excesso 3, cuja tabela é apresentada a seguir, é:
 
	Decimal
	Excesso 3
	
	Canal 8
	Canal 4
	Canal 2
	Canal 1
	0
	0
	0
	1
	1
	1
	0
	1
	0
	0
	2
	0
	1
	0
	1
	3
	0
	1
	1
	0
	4
	0
	1
	1
	1
	5
	1
	0
	0
	0
	6
	1
	0
	0
	1
	7
	1
	0
	1
	0
	8
	1
	0
	1
	1
	9
	1
	1
	0
	0
R: C- Canal 8 = E5 + E6 + E7+ E8 + E9
Canal 4 = E1 + E2 + E3+ E4 + E9
Canal 2 = E0 + E3 + E4 + E7 + E8
Canal 1= E0 + E2 + E4+ E6 + E8
40. Os mapas de Karnaugh abaixo ilustram as saídas S0, S1 e S2 de um decodificador. É possível afirmar que:
 Saída S0
Saída S1
 
Saída S2
R: D- se trata do código Gray.
41. São apresentadas abaixo as quatro primeiras saídas de um circuito decodificador. Podemos afirmar que:
42.  
R: C- se trata do código BCH.
43. Considere a tabela verdade de um circuito codificador apresentada abaixo:
As saídas S1, S2 e S3 serão dadas por:
R: B- S1 = E0 + E2 + E3
 S2 = E1 + E2 + E3
 S3 = E0 + E1 + E3
44. A imagem abaixo apresenta um decodificador 8421. Assinale a alternativa correta sobre este decodificador.
 
R: E- Ele converte entradas binárias  em saídas decimais.
45. Um circuito "meio somador" recebe este nome porque:
R: C- realiza apenas a soma de dois números de um bit cada
46. Considerando que um circuito meio somador possui duas portas lógicas, um circuito para realizar a soma de dois números de 4 bits terá:
R: E- 9 portas lógicas
47. A figura abaixo apresenta um circuito subtrator. É possível afirmar que:
  
R: C- é um circuito que subtrai dois números de um bit, recebendo um valor de um número anterior ("vem-um").
48. Um problema ao se projetar ciruitos somadores é o chamado erro devido ao overflow. No que este problema consiste?
R: C- Este erro ocorre quando o resultado de uma soma resulta em um valor maior do que o comportado pela saída do circuito.
49. Considere um circuito meio somador (figura 1) e um circuito meio subtrator (figura 2). As saídas S1 e S2 serão iguais em ambos os circuitos quando:
 
Figura 1: Circuito meio somador.
Figura 2: Circuito meio subtrator.
R: B- A=B=0.
50. (Concurso para Auditor Fiscal de Tributos Estaduais - SEFAZ-PB -  FCC - 2006)
O sistema básico de registro de informações em um computador é o binário. Sendo assim, o número binário 0011011101 corresponde ao decimal:
R: D- 221
51. (Concurso para Analista de Sistemas - Tipo 1 - CODESP-SP - FGV - 2010)
Se o sistema decimal é utilizado pelos seres humanos, o sistema binário constitui a base para a representação da informação nos computadores. Nesse contexto, um equipamento dispõe de três displays, o primeiro que mostra números em formato decimal, o segundo em binário e o terceiro em hexadecimal, havendo uma correspondência entre as representações. Se o display decimal mostra o número 250, os equivalentes em binário e em hexadecimal mostrarão, respectivamente,
R: A- 11111010 e FA.
52. (Concurso para Analista de Sistemas - BADESC - FGV - 2010)
O sistema binário representa a base para o funcionamento dos computadores. Assim, um odômetro binário mostra no display o número 10101111.
A representação desse número em decimal e em hexadecimale o próximo número binário mostrado no display, serão, respectivamente:
R: C- 175, AF e 10110000.
53. (Concurso para Analista Judiciário (Oficial Avaliador) - TRT 17ª Região - FCC - 1999)
O número AC386264, escrito em hexadecimal, é equivalente em binário a:
R: E- 10101100001110000110001001100100
54. (Concurso para Técnico Científico - Direito - Banco da Amazônia - CESPE - 2007)
Como os computadores são binários, todas as indicações numéricas referem-se a potências de 2; por essa razão, o k representa 1.024 unidades ou a décima potência de 2, ou 210. O giga, ou simplesmente G, representa:
R: E- 1.073.741.824.
55. (Concurso para Analista Judiciário - TRF 1ª Região - FCC - 2001)
O resultado de X na expressão (1011011011)2= (X)16, é:
R: D- 2DB.
56. (Concurso para Procurador - Prefeitura do Recife - FCC - 2003)
A opção que indica os valores decimais correspondentes ao número binário 10001111 e ao número hexadecimal 2A3C, respectivamente, é:
R: B- 143 ; 10812.
57. (Concurso para Técnico Científico - Direito - Banco da Amazônia - CESPE - 2007)
Considerando o valor numérico decimal 496, o valor da base b, na qual esse mesmo número está representado pelo valor (1306)b:
R: B- 7.
58. (Concurso para Analista Judiciário - TRT - 4ª Região (RS) - FCC - 2011)
No Brasil, o sistema monetário adotado é o decimal. Por exemplo:
205,42 reais = (2 × 102 + 0 × 101 + 5 × 100 + 4 × 10-1 + 2 × 10-2) reais. Suponha que em certo país, em que a moeda vigente é o “mumu”, o sistema monetário seja binário. O exemplo seguinte mostra como converter certa quantia, dada em “mumus”, para reais:
110,01 mumus = (1 × 22 + 1 × 21 + 0 × 20 + 0 × 2-1 + 1 × 2-2) reais = 6,25 reais Com base nessas informações, se um brasileiro em viagem a esse país quiser converter 385,50 reais para a moeda local, a quantia que ele receberá, em “mumus”, é:
R: B- 110 000 001,1.
59. (Concurso para Técnico Judiciário - TRE (AM) - FCC - 2003)
Supondo que a operação aritmética de multiplicação entre os números binários positivos 01101101 e 00110011 é realizada em 16 bits, assinale a opção que apresenta o resultado correto na base 10.
R: D- 5559
60. (Concurso pra Técnico Judiciário - TRE (AM) - FCC - 2003)
Sabendo que o caractere 'a' é representado em ASCII pelo valor 61 hexadecimal, determine o valor em binário associado ao caractere 'z' na representação ASCII.
R: D- 0111 1010
61. (Concurso para Analista Judiciário - TRF 4ª Região - FCC - 2004)
Considere a seguinte operação de simples subtração feita entre elementos codificados no sistema hexadecimal: DEF - ABC. Os respectivos resultados dessa subtração nos sistemas decimal e binário de mais baixa ordem é
R: D- 819 e 1100110011.
62. (Concurso para Analista Judiciário - TRT 9ª Região - FCC - 2004)
Ao analisar um erro de programa em um mapa de memória foi necessário encontrar a instrução errada. Para tanto, somou-se o endereço binário de deslocamento que era 11001, da mais baixa ordem, ao decimal 346 para obter o endereço exato de onde estava armazenada a instrução que gerou o erro. Desta forma, o hexadecimal resultante da soma é:
R: A- 173.
63. (Concurso para Analista Judiciário -  TRT 22ª Região - FCC - 2004)
Durante o processamento de um programa no computador ocorreu um Abnormal End (ou, abreviadamente, "Abend" ou, ainda, um system crash) sendo exibido no dump de memória o endereço relativo do ponto de crash em hexadecimal, equivalente ao decimal 43 multiplicado pelo binário de mais baixa ordem 1110. O sistema operacional em que estava sendo processado o programa é do tipo multitasking operating system e processava diversos programas simultaneamente quando ocorreu o problema que causou a descarga. O endereço hexadecimal exibido foi:
R: C- 25A
64. (Concurso para Analista Judiciário - TRE (AM) - FCC - 2003)
Quando se utiliza um sistema numérico de base superior a 10 é possível maiores grandezas com a mesma quantidade de caracteres. Um bom exemplo é o sistema hexadecimal, ou base 16. Considerando o sistema de numeração base 16 e as operações aritméticas básicas é correto afirmar que
R: B- 0101 * 0019 = 1919.
65. (Concurso para Técnico Judiciário - TRE (AM) - FCC - 2003)
Em palavras de 16 bits, a faixa de valores cobertos pela representação complemento-a-dois (ou complemento- de-dois, segundo alguns autores) para números inteiros positivos e negativos é de:
R: A- -32768 a +32767.
66. (ENADE - Computação - 2008)
Deseja-se projetar um bloco lógico do tipo look-up table que fará parte de um dispositivo lógico programável. O bloco lógico, ilustrado abaixo, deve produzir em sua saída qualquer uma das diferentes funções lógicas possíveis envolvendo três entradas de dados, dependendo dos valores lógicos  aplicados a  n sinais binários de controle.
Para esse bloco lógico, qual é o menor valor de n que pode ser usado para selecionar uma das diferentes funções lógicas possíveis?
R: B- 8.
67. (ENADE - Computação - 2005)
João, ao tentar consertar o módulo eletrônico de um carrinho de brinquedos, levantou as características de um pequeno circuito digital incluso no módulo. Verificou que o circuito tinha dois  bits  de entrada,  x0  e  x1, e um  bit  de saída. Os  bits  x0  e  x1 eram utilizados  para representar valores de inteiros  de 0 a 3 (x0, o  bit  menos  significativo e  x1, o bit mais  significativo).
Após  testes,  João  verificou  que  a  saída  do  circuito  é  0 para todos os valores de entrada, exceto para o valor 2.
Qual das expressões a seguir representa adequadamente o circuito analisado por João?
R: C- (not x0) and x1
68. (ENADE - Engenharia - 2005)
Considere o texto e os objetos apresentados a seguir.
Os circuitos lógicos podem ser classificados como combinacionais ou seqüenciais. Nos circuitos combinacionais, a saída é uma mera combinação lógica dos sinais de entrada. Nos circuitos seqüenciais, a seqüência dos sinais de entrada influencia a saída. Em outras palavras, os circuitos seqüenciais guardam uma memória do passado e os combinacionais, não.
  
Identificando a Lógica Combinacional pela letra C e a Lógica Seqüencial pela letra S, as lógicas utilizadas pelos objetos acima representados seriam modeladas, respectivamente, como:
R: D- S - C - S
69. (ENADE - Engenharia - 2005)
Uma agência bancária, com expediente de 10h até 16h, tem dois gerentes. Por motivos de segurança, cada gerente possui uma chave do cofre, cuja abertura está submetida a restrições de tempo. Durante o expediente, qualquer dos gerentes pode abrir o cofre; entretanto, fora do expediente, é preciso a presença de ambos. O quadro apresenta os valores lógicos de duas variáveis (T16 e T10) que permitem identificar o horário de funcionamento.
Representando a presença de cada gerente pelas variáveis lógicas G1 e G2, qual é a expressão lógica que habilita a abertura do cofre?
R: A- 
70. (Concurso para Analista de Treinamento - ELETRONORTE - NCE - 2006)
Para implementar uma porta OU de duas entradas, usando apenas portas Não-E de duas entradas, são necessárias e suficientes:
R: B- 3 portas.
71. (Concurso para Professor de Ensino Técnico e Tecnológico, área de Eletrotécnica - UTFPR - 2010)
Identifique entre as 5 opções diferentes qual é a Tabela Verdade que corresponde ao circuito abaixo:
 
	ENTRADAS
	( a )
	( b )
	( c )
	( d )
	( e )
	A
	B
	S1
	S2
	S3
	S1
	S2
	S3
	S1
	S2
	S3
	S1
	S2
	S3
	S1
	S2
	S3
	0
	0
	1
	0
	1
	0
	1
	0
	0
	1
	0
	1
	0
	0
	0
	0
	1
	0
	1
	0
	0
	1
	1
	1
	1
	1
	0
	1
	0
	0
	1
	1
	0
	0
	1
	0
	0
	0
	0
	1
	1
	0
	1
	0
	0
	0
	1
	0
	1
	1
	0
	1
	1
	1
	1
	1
	1
	0
	1
	0
	1
	0
	1
	0
	0
	1
	1
	0
R: D- d.
72. (Adaptado do Concurso para Cargos Técnico-Administrativos em Educação – IFSULDEMINAS – 2012)
O circuito abaixo utiliza portas inversoras a coletor aberto para implementar lógica combinacional. Para o arranjo apresentado, qual é a lógica implementada?
 
R: D- 
73. (Concurso para Docente, área de Eletrônica - CEFET (AL) - 2010)
R: D-	
74. (ENADE - Computação - 2005)
Considere o circuito combinacional ilustrado acima, que apresenta a, b e c como sinais de entrada e s como sinal de saída. A equaçãobooleana mínima que descreve a função desse circuito é igual a:
R: A- s = a or not(b) or c.
75. (ENADE - Computação - 2008)
Considere o bloco decodificador ilustrado acima, o qual opera segundo a tabela apresentada. Em cada item a seguir, julgue se a função lógica mostrada corresponde ao circuito lógico a ela associado.
Assinale a opção correta.
R: E- Todos os itens estão certos.
(ENADE - Engenharia - 2011)
Alguns  aquecedores  solares  usam  uma  bomba  para forçar  a  circulação  da  água.  Nesses  aquecedores,  há dois sensores de temperatura: um localizado no interior de uma das placas e outro localizado no interior do boiler (reservatório  de  água  quente).  Um  circuito  lógico  que 
controla o acionamento da bomba recebe quatro sinais nesse tipo de sistema:
sinal A:  será  nível  ALTO  sempre  que  a  temperatura da placa estiver abaixo de 4oC, servindo para evitar o congelamento;
sinal B:  será  nível  ALTO  sempre  que  a  temperatura das placas estiver acima de 70oC, servindo para evitar sobreaquecimento;
sinal C:  será  nível  ALTO  sempre  que  a  diferença  de temperatura entre a água das placas e a do boiler estiver acima de 5oC, servindo para forçar a circulação;
sinal M: será nível BAIXO sempre que o sistema estiver operando  em  modo  automático  e  será nível ALTO se estiver operando em modo manual.
O circuito lógico citado deverá enviar um sinal nível ALTO para o sistema de acionamento da bomba sempre que o sinal M estiver em modo automático, e ocorrer pelo menos um dos seguintes eventos: a temperatura das placas for inferior a 4oC; a temperatura das placas for superior a 70oC; a diferença entre ambas for superior a 5oC.
Nessa situação, qual é a equação lógica do sinal de saída Y do circuito lógico?
R: D- 
76. Concurso para Analista de Treinamento - ELETRONORTE - NCE - 2006)
A expressão lógica X + X · Y + (X + W) + (Y · W + Z) está simplificada em
R: D- X + (Y · W + Z)
77. (Concurso para Professor de Ensino Técnico e Tecnológico, área de Eletrotécnica - UTFPR - 2010)
Dada a tabela abaixo:
	A
	B
	C
	F1
	F2
	F3
	F4
	F5
	0
	0
	0
	0
	1
	0
	0
	1
	0
	0
	1
	0
	0
	0
	1
	1
	0
	1
	0
	1
	1
	0
	0
	1
	0
	1
	1
	1
	0
	1
	1
	0
	1
	0
	0
	1
	0
	1
	0
	0
	1
	0
	1
	1
	1
	1
	1
	0
	1
	1
	0
	0
	1
	1
	1
	0
	1
	1
	1
	0
	1
	1
	0
	0
 
Assinale a alternativa correta.
R: B- F3 representa a função lógica F = A + (B · C).
78. (Adaptado do Concurso para Cargos Técnico-Administrativos em Educação – IFSULDEMINAS – 2012)
Em um dado sistema de alarme, o sinal de alerta, Z, obedece à seguinte função combinacional:
 
Suponha que o alarme esteja implementado utilizando apenas um CI 7400 (4 portas Não-E de duas entradas cada) e um CI 7402 (4 portas Não-Ou de duas entradas cada). Nesse caso, quantas portas lógicas estão disponíveis, ou seja, não estão sendo utilizadas?  
R: B- 3.
79. (ENADE - Computação - 2011)
Considere a seguinte tabela verdade, na qual estão definidas quatro entradas – A, B, C e D – e uma saída S.
 
A menor expressão de chaveamento representada por uma soma de produtos correspondente à saída S é
R: C- A’D’ + AB’D + AB’C’ + ABC.
80. (Concurso para Docente, área de Eletrônica - CEFET (AL) - 2011)
Assinale a expressão simplificada da saída S do circuito lógico da Fig. 1. 
 
R: D- 
81. (Concurso para Técnico de Telecomunicações Júnior - Petrobras - CESGRANRIO - 2010)
A figura acima apresenta a tabela verdade do sinal digital D, em função dos sinais de entrada A, B e C.  A expressão booleana simplificada do sinal D é:
R: E- 
82. (Concurso para Técnico Ministerial Especializado em Eletrônica - MPE(TO) - UFT/COPESE - 2012)
 
A função F= A + B·C está representada na alternativa: 
R: C - 
83. (POSCOMP - 2009)
Considere o circuito digital abaixo
 
 
Qual o valor de Q?
R: E- B(A+C)	
84. (Concurso para Pesquisador-Tecnologista em Metrologia e Qualidade - INMETRO - CESPE/UNB - 2009)
No circuito acima, se A = 1, B = 0 e C = 1, então X, Y e Z serão, respectivamente,
R: A - 0, 0 e 0.
85. (Concurso para Analista Judiciário - Engenharia Elétrica - TRT - 23ª Região (MT) - FCC - 2011)
 
 
Estão corretamente apresentadas duas condições de entrada e seus respectivos níveis lógicos de saída em:
R: C- X    Y    Z    S           X   Y    Z    S 
 0    1    1    1           1   0    1    0
86. (Concurso para Engenheiro Elétrico - Agente de Defensoria - DPE-SP - FCC - 2010)  
Analise o circuito lógico dado abaixo:
Que coluna de saída da tabela-verdade possui os níveis lógicos do circuito? R: B- II.
87. (Concurso para Analista Judiciário - Engenharia Elétrica - TRT - 3ª Região (MG) - FCC - 2009) 
A Expressão lógicaencontra-se simplificada em
R: E-