Prova 3_LuizaPin_DayvidPretti_GabrielScheer

Prévia do material em texto

INSTITUTO FEDERAL DO ESPÍRITO SANTO – IFES 
CAMPUS SERRA 
 
COORDENADORIA DE ENGENHARIA DE CONTROLE E AUTOMAÇÃO 
 
 
 
 
 
 
 
 
 
 
ELETRÔNICA ANALÓGICA 
PROVA 3 
 
 
 
 
 
 
ALUNOS: 
LUIZA PIN 
DAYVID PRETTI 
 GABRIEL SCHERR 
 
 
 
 
 
 
 
 
 
 
 
 
 
SERRA / ES 
 
2015 
 
 
INSTITUTO FEDERAL DO ESPÍRITO SANTO – IFES 
CAMPUS SERRA 
 
COORDENADORIA DE ENGENHARIA DE CONTROLE E AUTOMAÇÃO 
 
 
 
LUIZA PIN 
DAYVID PRETTI 
GABRIEL SCHERR 
 
 
 
 
 
 
 
ELETRÔNICA ANALÓGICA – PROVA 3 
 
 
 
 
 
 
 Trabalho apresentado à disciplina 
Eletrônica Analógica do IFES Serra 
como requisito parcial para aprova- 
 ção na referida disciplina. 
 
 Prof. Dr. Daniel Cruz Cavalieri 
 
 
 
 
 
 
 
 
 
 SERRA / ES 
 
2015 
 
 
 
1-A) Projete um oscilador Ponte de Wien que oscile em uma frequência de 
1 kHz. 
 
Para um oscilador tipo Ponte de Wien, o circuito precisa obedecer o seguinte 
critério de formação, 
𝑅2
𝑅1
= 2, logo, adotando R1 = 10 KΩ, de forma direta temos 
que R2 = 20 KΩ. 
 
Contudo, devido a problemas práticos, é conveniente adotar uma relação maior 
que 2. Para o problema proposto foi adotado um valor de R2 = 23 KΩ. 
 
Para uma frequência de corte em torno de 1 KHz, temos: 
 
𝐹𝑐 = 
1
2ᴫ ∗ 𝑅 ∗ 𝐶
 
 
Adotando R = 10 KΩ, temos: 
 
1000 = 
1
2ᴫ ∗ 10 ∗ 103 ∗ 𝐶
 
 
𝐶 = 16𝑛𝐹 
 
 
 
 
 
 
Figura 1 – Representação do oscilador Ponte de Wien 
wIENWien 
1 – B) Simule o circuito do oscilador e verifique se os valores teóricos 
foram satisfeitos. Justifique. 
 
Usando o software de simulação multisim, obtivemos o seguinte circuito: 
 
 
 
 
A priori, o valor de R2 foi mantido apenas 1,5% a mais que o valor calculado, 
contudo dessa forma obtivemos uma saída oscilante. Contudo ao aumentarmos 
o valor de R2 observamos que a saída começava a oscilar. 
Como na atividade não foi proposto um valor para a amplitude da oscilação, 
escolhemos alimentar o Amp. Op. com +/- 12V. A mesma poderia ser qualquer 
outro valor e a amplitude de saída também poderia ser limitada com o uso de 
outros componentes, como por exemplos diodos zener para limitar a amplitude 
final de oscilação. 
Na parte prática, esse circuito poderá apresentar problemas quanto a 
temperatura, o que poderia ser corrigido com algumas alterações do circuito e 
inserção de novos componentes. Como o circuito não será implementado na 
prática, o circuito apresentado no projeto atende ao solicitado. 
 
Figura 2 – Circuito implementado no simulador 
 
 
 
 
 
Como pode-se observar, a saída permanece estável até um certo momento, até 
que de forma natural começa a oscilar até atingir a frequência e a amplitude 
máxima de oscilação. 
 
 
Figura 3 – Sinal de saída do oscilador 
2-Projete o seguinte filtro utilizando estrutura VCVS e fazendo todos os 
capacitores iguais a 0,01 F: 
 
a)Passa-baixas de 6ª ordem, com resposta Chebyshev – tipo I de 0,5 dB, 
ganho total igual a 6 e frequência de corte igual a 1 kHz. 
 
𝐾 = √6
3
= 1,817 , onde 3 é o número de estágios e 6 é o ganho total, 
Para K = 1,817 , frequência de corte = 1KHz , PR = 0,5 e considerando todos os 
capacitores igual a 0,01µF. Temos os valores de a e b 
 
 
 
 
 
 
 
Calculando as resistências com os capacitores de valor 0,01µF e optando por 
uma resistência de 10 KΩ em R1 , obtivemos os seguintes valores: 
Para o primeiro circuito (com base doas valores de a e b na tabela): 
R1 = 25,4 kΩ 
R2 = 10 kΩ 
R3 = 63,9 kΩ 
R4 = 78,2 kΩ 
Para o segundo circuito (com base doas valores de a e b na tabela) : 
R1 = 25,4 kΩ 
R2 = 12 kΩ 
R3 = 150,5 kΩ 
R4 = 123 kΩ 
Para o terceiro circuito (com base doas valores de a e b na tabela): 
R1 = 67,6 kΩ 
R2 = 21 kΩ 
R3 = 203,4 kΩ 
R4 = 166,2 kΩ 
 
 
b)Faça a simulação dos circuitos e verifique (plote o diagrama de bode) se 
os valores encontrados são os esperados teoricamente. Justifique. 
 
 
 
 
 
 
 
 
 
 
Como podemos identicar no gráfico de bode, a primeira imagem apresenta 
17,3dB dimuinuindo em 3dB será 14,16dB que apresenta uma frequência de 
aproximadamente 1000Hz, como esperado, pois é a frequência de corte 
solicitada para o filtro. 
3. Baseado nas práticas realizadas para os reguladores PI e PD, projete 
um regulador PID onde: 
Diagrama de bloco do circuito: 
 
Circuito montado no proteus: 
 
 
Proporcional simulado 
 
Proporcional Integrador simulado 
 
 
Derivativo Simulado 
 
PID simulado com frequência de 250Hz
 
 
PID simulado com frequência de 2,5KHz 
 
Ação Proporcional 
 
 
Proporcional Integrador 
 
 
Derivador
 
 
PID com frequência de 250Hz 
 
 
 
PID com frequência de 2.5KHz 
 
 
 
Integrador: 
 
𝑉𝑜
𝑉𝑖
= 
𝑅2
𝑅1
𝑥 
1
(𝑠𝐶𝑅2+1)
= 
1
(𝑅1𝑠𝐶+ 
𝑅1
𝑅2
)
= 
1
𝐶
𝑅1𝑠+ 
𝑅1
𝑅2𝐶
= 
1
𝐶𝑅1
𝑠+
1
𝑅2𝑅1𝐶
= 
1
𝐶𝑅1
𝑠+
1
𝑅2𝑅1𝐶
 
 
 
Derivador: 
 
𝑉𝑜
𝑉𝑖
= 
𝑅2
𝑅1
𝑥 
𝑠𝐶𝑅1
(𝑠𝐶𝑅1+1)
= 
𝑅2𝑠𝐶𝑅1
(𝑅12𝑠𝐶+ 𝑅1)
= 
𝑅2𝐶
𝐶+ 
1
𝑆
= 
𝑅2𝐶
𝑅1𝐶+
1
𝑆
 
 
 
PID: 
 
= 
𝑅2
𝑅1
+ 
1
𝐶𝑅1
𝑠+
1
𝑅2𝑅1𝐶
+ 
𝑅2𝐶
𝑅1𝐶+
1
𝑆