Prática 1 - Circuitos Sequenciais - 2015.1 - Modelo novo - v1

Prévia do material em texto

Nome do Experimento: Prática 1 – Flip-Flops 
 
 
Objetivos: 
Verificar o funcionamento de circuitos combinacionais e sequenciais, como flip-flop RS simples utilizando portas 
lógicas NAND, Flip-Flop RS com clock e entender o funcionamento de um flip-flop JK mestre-escravo. 
 
Introdução teórica: 
A entrada S funciona como (SET), pois quando acionada estabelece nível na saída alto (1), e a entrada R é 
denominada RESET, pois quando acionada estabelece nível baixo (0) na saída. O circuito irá mudar de estado apenas 
no instante em que mudam as variáveis de entrada. 
O flip-flop JK é um exemplo de um circuito que foi desenvolvido para resolver um problema característico do 
flip-flop RS, que é a alteração das entradas enquanto o sinal do clock for 1, alterando as saídas ate que o clock seja 0. 
Visando corrigir esta característica foi desenvolvido um circuito que conforme é dado o pulso no clock suas entradas 
são bloqueadas, e a saída só é fornecida quando ocorre a transição deste clock de 1 para 0. O funcionamento do JK 
nada mais é que um Flip-Flop RS realimentado por portas lógicas de operação AND. 
O circuito integrado SN74LS107 contém dois flip-flops JK independentes com entradas J-K individuais, clock e clear. 
A informação inserida nas entradas J e K são carregadas no flip-flop JK mestre e só é transferida para o flip-
flop JK escravo e para as saídas quando ocorrer uma transição de nível lógico alto para nivelo lógico baixo na entrada 
de clock. 
 
Aparelho utilizado: 
 Circuito Integrado DM7400N (Quad 2-Input NAND Gate); 
 Circuito Integrado SN74LS107 (Dual J-K Flip-Flop with Clear); 
 Diodo emissor de luz (2); 
 Resistor de 330 Ω (2); 
 Matriz de contatos ICEL; 
 Fios jumper; 
 Multímetro digital; 
 Fonte de Alimentação Minipa MPC-303DI; 
 
Roteiro do experimento: 
1. Montar o circuito Flip-Flop RS conforme diagrama da figura 1 utilizando duas portas lógicas de operação 
NAND. 
 
Figura 1 – Circuito Flip-Flop RS com duas portas lógicas de operação NAND. 
 
 
 Universidade Estácio de Sá – Campus Centro IV 
Curso: Engenharia de 
Telecomunicações 
Disciplina: Circuitos 
Sequenciais 
Código: CCE0124 
 
Turma: 3002 
 
Professor (a): Odair da Silva Xavier Data de Realização: 31/03/2015 
 
Nome do Aluno (a): Reinaldo da Silva Itaborai 
Nome do Aluno (a): Rafael Braga Campello 
Nome do Aluno (a): Thiago Russo Dias 
Nome do Aluno (a): Wallace da Silva M. de Souza 
Nº da matrícula: 201201582962 
Nº da matrícula: 201201405131 
Nº da matrícula: 201201299128 
Nº da matrícula: 201102153249 
 
a. Verificar o funcionamento do circuito montado para todas as combinações possíveis de entradas e 
saídas. 
b. Descrever o funcionamento do circuito utilizando uma tabela verdade reduzida. 
 
2. Montar o circuito Flip-Flop RS conforme diagrama da figura 2 utilizando quatro portas lógicas de 
operação NAND adicionando uma entrada de Clock. 
 
Figura 2 – Circuito Flip-Flop RS com quatro portas lógicas de operação NAND e clock. 
a. Descrever o funcionamento do circuito utilizando uma tabela verdade reduzida. 
b. Obter os resultados Q e Q’ do circuito Flip-Flop RS com quatro portas lógicas de operação NAND 
utilizando a sequência de entradas da figura 3. 
 
Figura 3 – Sequência de entradas para o circuito Flip-Flop RS com quatro portas lógicas de operação NAND e clock. 
3. Estudar as folhas de dados do circuito integrado SN74LS107 da Texas Instruments. 
a. Descrever a configuração de terminais externos, diagrama funcional e a tabela verdade do circuito 
integrado. 
b. Utilizar o circuito integrado Flip-Flop JK SN74LS107 para obter os resultados Q e Q’ e exprimir em 
forma de ondas quadradas para a sequência de entradas da figura 4. 
 
Figura 4 – Sequência de entradas para o circuito Flip-Flop JK. 
c. Utilizar um Flip-Flop JK e portas lógicas para demonstrar a montagem de um Flip-Flop-D e um Flip-
Flop-T. 
d. Descrever o tipo de Clock utilizado no circuito integrado SN74LS107. 
 
 
 
 
 
 
 
 
 
 
 
 
Dados coletados: 
 
Figura 5 – Diagrama funcional do circuito integrado SN74LS107 e a configuração dos terminais. 
 
Figura 6 - Resultados Q e Q’ do circuito Flip-Flop RS com quatro portas lógicas de operação NAND utilizando a 
sequência de entradas da figura 3. 
 
Figura 7 – Forma gráfica dos resultados para sequência de entradas da figura 4 para o circuito Flip-Flop JK. 
Cálculos: 
Não houve a necessidade de utilizar fórmulas ou realizar cálculos nesta prática. 
 
 
 
 
 
 
 
 
 
 
 
 
 
Tabelas e Gráficos: 
SAIDAS ANTERIORES ENTRADAS SAÍDAS FUTURAS 
 
0 1 0 0 1 1 
0 1 0 1 1 0 
0 1 1 0 0 1 
0 1 1 1 0 1 
1 0 0 0 1 1 
1 0 0 1 1 0 
1 0 1 0 0 1 
1 0 1 1 0 1 
Tabela 1 – Funcionamento do circuito Flip-Flop RS com duas portas lógicas de operação NAND para todas as 
combinações possíveis de entradas e saídas. 
 Q 
0 0 Mantém o estado 
0 1 0 
1 0 1 
1 1 Inverte o estado 
Tabela 2 – Funcionamento do circuito Flip-Flop RS com duas portas lógicas de operação NAND. 
Clk S R Q 
0 0 0 1 
0 0 1 1 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 1 
1 1 1 1 
Tabela 3 - Funcionamento do circuito Flip-Flop RS com quatro portas lógicas de operação NAND e clock. 
Entradas Saídas 
Clear Clock J K Q 
0 X X X 0 1 
1 0 0 
1 1 0 1 0 
1 0 1 0 1 
1 1 1 Alterna 
Tabela 4 – Tabela verdade do circuito integrado SN74LS107. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Análise dos resultados: 
A montagem do circuito Flip-Flop utilizando o circuito integrado DM7400N é muito simples e pode ser 
observada na figura 8, utilizamos dois diodos emissores de luz para representar as saídas, o que emite luz verde 
representa a saída Q e o que emite luz vermelha representa a saída Q’. Foram utilizados resistores de 330 ohms em 
série com os diodos emissores de luz para limitar a corrente. 
 
Figura 8 – Circuito Flip-Flop montado na matriz de contatos utilizando diodos emissores de luz para representar as 
saídas Q e Q’. 
 
O flip-flop T é obtido a partir de um Flip-Flop JK Mestre-Escravo, onde temos as entradas J e K em curto-
circuito, este flip-flop é utilizado como célula principal dos contadores assíncronos, além de serem divisores de 
frequências. 
O flip-flop D é muito parecido com o flip-flop T, a diferença é a presença de uma porta lógica inversora entre 
as duas entradas. É utilizado principalmente como registradores de deslocamento, devido a sua capacidade de 
armazenar dados. Observe a montagem dos flip-flop tipo T e flip-flop tipo D utilizando flip-flops JK conforme a figura 
9. 
 
Figura 9 – Flip-flop tipo T e flip-flop tipo D utilizando flip-flop JK. 
É muito interessante observar que uma das principais diferenças entre o flip-flop RS e o flip-flop JK é que a 
entrada de clock deles funciona de forma diferente, enquanto a entrada de clock do tipo RS funciona baseado em 
estado de nível lógico alto ou baixo, a entrada de clock do tipo JK funciona baseado em transição de nível lógico. 
Nesta prática foi observado que o tipo RS trabalha com clock em estado de nível lógico alto e o tipo JK trabalha com 
transição de clock de nível lógico alto para baixo.