Relat_rio_VIII___ED

Prévia do material em texto

UNIVERSIDADE FEDERAL DO CEARÁ
CAMPUS SOBRAL
ENGENHARIA DE COMPUTAÇÃO
VICTÓRIA TOMÉ OLIVEIRA
DISCIPLINA DE ELETRÔNICA DIGITAL
RELATÓRIO VIII
FLIP FLOPS E SISTEMAS SEQUENCIAIS
SOBRAL
2019
LISTA DE ILUSTRAÇÕES
Figura 1 – Flip-Flop Tipo RS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Figura 2 – Flip-Flop Tipo JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Figura 3 – Flip-Flop Tipo JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Figura 4 – Flip-Flop Tipo D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Figura 5 – CI 555 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Figura 6 – Montagem circuito - Flip-Flop RS. . . . . . . . . . . . . . . . . . . . . . . 11
Figura 7 – Montagem circuito - Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . 12
Figura 8 – Montagem circuito - Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . 12
Figura 9 – Circuito do 555 - Monoastável. . . . . . . . . . . . . . . . . . . . . . . . . 13
Figura 10 – Circuito do 555 - Astável. . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figura 11 – Placa - Flip-Flop RS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figura 12 – Circuito - Flip-Flop RS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figura 13 – Circuito prático Flip-Flop RS. . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figura 14 – Circuito - Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Figura 15 – Circuito prático Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . . . . 19
Figura 16 – Placa - Flip-Flop JK - II. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figura 17 – Circuito prático - Flip-Flop JK - II. . . . . . . . . . . . . . . . . . . . . . . 21
Figura 18 – Circuito prático - Flip-Flop JK - II. . . . . . . . . . . . . . . . . . . . . . . 21
Figura 19 – Circuito prático - Flip-Flop JK - II. . . . . . . . . . . . . . . . . . . . . . . 21
Figura 20 – Circuito prático - Flip-Flop JK - II. . . . . . . . . . . . . . . . . . . . . . . 22
Figura 21 – Medição. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Figura 22 – Medição - Osciloscópio. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Figura 23 – Circuito do 555 - Astável. . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figura 24 – Circuito do 555 - Astável - Onda. . . . . . . . . . . . . . . . . . . . . . . 24
Figura 25 – Circuito do 555 - Astável. . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Figura 26 – Circuito do 555 - Astável - Onda. . . . . . . . . . . . . . . . . . . . . . . 25
Figura 27 – Simulação Proteus - Circuito 555 Monoastavel . . . . . . . . . . . . . . . . 26
Figura 28 – Simulação Proteus - Onda circuito 555 Monoastavel . . . . . . . . . . . . . 26
Figura 29 – Simulação Proteus - Circuito 555 Astavel . . . . . . . . . . . . . . . . . . . 27
Figura 30 – Simulação Proteus - Onda circuito 555 Astavel . . . . . . . . . . . . . . . . 27
Figura 31 – Simulação Proteus - Circuito 555 Duty Cycle . . . . . . . . . . . . . . . . 28
Figura 32 – Simulação Proteus - Onda circuito 555 Duty Cycle . . . . . . . . . . . . . . 28
LISTA DE TABELAS
Tabela 1 – Tabela Verdade - Flip-Flop Tipo RS . . . . . . . . . . . . . . . . . . . . . . 5
Tabela 2 – Tabela Verdade - Flip-Flop Tipo JK . . . . . . . . . . . . . . . . . . . . . . 6
Tabela 3 – Tabela Verdade - Flip-Flop Tipo T . . . . . . . . . . . . . . . . . . . . . . 7
Tabela 4 – Tabela Verdade - Flip-Flop Tipo D . . . . . . . . . . . . . . . . . . . . . . 7
Tabela 5 – Tabela Verdade - Flip-Flop RS. . . . . . . . . . . . . . . . . . . . . . . . . 16
Tabela 6 – Tabela Verdade - Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . . . 18
SUMÁRIO
1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.1 Flip-flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.1.1 Tipo RS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.1.2 Tipo JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1.3 Tipo T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1.4 Tipo D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.2 CI 555 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2 OBJETIVOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3 MATERIAIS UTILIZADOS . . . . . . . . . . . . . . . . . . . . . . . . . 10
4 PROCEDIMENTO PRÁTICO . . . . . . . . . . . . . . . . . . . . . . . 11
4.1 Primeira etapa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.2 Segunda etapa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
5 RESULTADOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.1 Primeira etapa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.2 Segunda etapa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6 SIMULAÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7 CONCLUSÕES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
5
1 INTRODUÇÃO
1.1 Flip-flop
Junto com o conceito do que são Flip-Flops, temos que também ter em mente o
conceito de lógica sequencial. De maneira simples, porém clara, circuitos sequencias são aqueles
que tem as saídas dependentes das variáveis de entrada e/ou de seus estados anteriores que
permanecem armazenados e que operam sob o comando de uma sequencia de pulsos(clocks).
Voltando aos Flip-Flops, temos em seu circuito suas variáveis de entrada, uma entrada para o
clock e duas saídas, normalmente denominadas com Q e Q’.
1.1.1 Tipo RS
Consiste no tipo mais básico de Flip-Flop, onde temos as duas saídas Q e Q’ e suas
variáveis de entrada são um Set e um Reset, onde o Set seleciona o nível lógico 1 na saída do
circuito (Q) e o Reset que seleciona o nível lógico 0 na saída (Q’). Abaixo temos seu circuito
equivalente. Adote Qa como a entrada atual do circuito
Figura 1 – Flip-Flop Tipo RS
(a) Circuito (b) Flip-Flop
Fonte: Internet.
Tabela 1 – Tabela Verdade - Flip-Flop Tipo RS
S R Q
0 0 Q
0 1 0
1 0 1
1 1 X
Fonte: Internet.
6
1.1.2 Tipo JK
O flip-flop J-K tem a prioridade de aprimorar o funcionamento circuito flip-flop
R-S interpretando a condição S = R = 1 como um comando de inversão. Especificamente, a
combinação J = 1, K = 0 é um comando para ativar (set) a saída do flip-flop; a combinação J = 0,
K = 1 é um comando para desativar (reset) a saída do flip-flop alternando a condição inicial; e a
combinação J = K = 1 é um comando para inverter o flip-flop, trocando o sinal de saída pelo seu
atualizado. Fazendo J = K o flip-flop J-K se torna um flip-flop T(Toggle).
Figura 2 – Flip-Flop Tipo JK
(a) Circuito (b) Flip-Flop
Fonte: Internet.
Tabela 2 – Tabela Verdade - Flip-Flop Tipo JK
J K Q
0 0 Q
0 1 0
1 0 1
1 1 Q’
Fonte: Internet.
1.1.3 Tipo T
Se T estiver em estado alto, o flip-flop T (toggle) muda o estado sempre que a entrada
de clock sofrer uma modificação. Se a entrada T for baixa, o flip-flop mantém o valor do seu
estado.
7
Figura 3 – Flip-Flop Tipo JK
(a) Circuito (b) Flip-Flop
Fonte: Internet.
Tabela 3 – Tabela Verdade - Flip-Flop Tipo T
T Q
0 Q
1 Q’
Fonte: Internet.
1.1.4 Tipo D
O flip-flop D ("Data"ou dado, pois armazena o bit de entrada) possui uma entrada,
que é ligada diretamente à saída quando o clock é mudado. Independentemente do valor atual
da saída, ele irá assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0 se D = 0
quando o clock for mudado.
Figura 4 – Flip-Flop Tipo D
(a) Circuito (b) Flip-Flop
Fonte: Internet.
Tabela 4 – Tabela Verdade - Flip-Flop Tipo D
D Q
0 0
1 1
Fonte: Internet.
8
1.2 CI 555
O 555 é um circuito integrado (chip) utilizado em uma variedade de aplicações como
temporizador ou oscilador. O CI 555é um dos mais populares e versáteis circuitos integrados já
produzidos. Ele é composto por 23 transistores, 2 diodos e 16 resistores em um encapsulamento
duplo em linha (DIP) de 8 pinos. O 555 tem três modos de operação:
• Modo monoestável: nesta configuração, o CI 555 funciona como um disparador. Suas
aplicações incluem temporizadores, detector de pulso, chaves imunes a ruído, interruptores
de toque etc;
• Modo astável: o CI 555 opera como um almentador. Os usos incluem pisca-pisca de
xenom, geradores de pulso, relógios, geradores de tom, alarmes de segurança, vibradores
etc;
• Modo biestável: o CI 555 pode operar como um blum-blam, se o pino DIS não for
conectado e se não for utilizado capacitor. As aplicações incluem interruptores imunes a
ruído etc.
Figura 5 – CI 555
(a) 555 (b) Esquemático CI 555
Fonte: Internet.
9
2 OBJETIVOS
• Verificar o funcionamento de diversos tipos de flip-flops;
• Montar e testar circuitos com flip-flops de tipos diferentes.
10
3 MATERIAIS UTILIZADOS
• Modulo horizontal leg 2000;
• Flip-Flop RS;
• Flip-Flop JK;
• Osciloscopio;
• Cabo banana.
11
4 PROCEDIMENTO PRÁTICO
4.1 Primeira etapa
Inicialmente levantamos as propriedades do Flip-Flop RS. Utilizando cabos banana
de tamanho apropriado, realizamos as ligações no bastidor do conjunto didático conforme
mostrado na Figura 6.
Figura 6 – Montagem circuito - Flip-Flop RS.
Fonte: Roteiro de prática.
A partir disto, foi levantado a tabela verdade do Flip-Flop RS. A cada alteração dos
estados das entradas R e S, foi necessário dar um pulso de clock para atualizar as saídas. A partis
disto foi observado o resultados das saídas.
A seguir, foi montado um circuito do flip-flop, o JK. Primeiramente foi realizada as
ligações como indicado na Figura 7. A partir disto, foi levantado a tabela verdade do Flip-Flop
JK. Foi verificado de forma experimental a atuação das entradas PR CLR. A cada alteração dos
estados das entradas J e K, foi necessário dar um pulso de clock para atualizar as saídas. Após
isto foi medido o atraso da saída do flip flop JK.
12
Figura 7 – Montagem circuito - Flip-Flop JK.
Fonte: Roteiro de prática.
Logo após, foi montado um circuito do flip-flop, o JK, porém, em outra placa.
Primeiramente foi realizada as ligações como indicado na Figura 8.
Figura 8 – Montagem circuito - Flip-Flop JK.
Fonte: Roteiro de prática.
Na Figura 8, a entrada de clock do flip-flop 0 (CLK0) foi ligada a um gerador de
nível lógico. Foi alterado o estado deste gerador e visualizado o comportamento. Foi alterado
13
também a entrada de clock do contador, ligando o CLK0 ao gerador de 1Hz e foi visualizado o
comportamento.
Foi alterado mais uma vez a entrada de clock do contador, ligando a entrada CLK0
ao gerador de 1KHz. Com o auxílio de um osciloscópio, foi medido o sinal presente na entrada
de clock e na saída do primeiro flip-flop (Q0). Com o auxílio de um osciloscópio, foi medido o
atraso existente entre a borda de descida do clock e a alteração de estado da saída Q2.
4.2 Segunda etapa
Na segunda etapa da prática foi utilizado o CI 555, o CI 555 funciona de dois modos
distintos, sendo eles, Monoastável (Disparo Único) e Astável (Oscilador). Uma configuração
possível para o modo de funcionamento monoastável ou de disparo único encontra-se ilustrado
na Figura 9. Neste modo de funcionamento é gerado na saída do 555 um pulso com nível Alto
de duração proporcional a Ra.C, após ativação da entrada de Trigger.
Figura 9 – Circuito do 555 - Monoastável.
Fonte: Roteiro de prática.
Com base no circuito da Figura 9, foi simulado no software PROTEUS, um circuito
de disparo único cujo tempo de duração deste pulso seja de aproximadamente 0,5s.
A configuração da Figura 10 permite o funcionamento em modo astável ou oscilador.
Neste modo de funcionamento é gerado na saída do 555 uma onda quadrada com duração dos
níveis Alto e Baixo proporcionais às malhas RC, não sendo necessário nenhum pulso específico
para iniciar o seu funcionamento.
14
Figura 10 – Circuito do 555 - Astável.
Fonte: Roteiro de prática.
Com base no circuito mostrado na Figura 10, foi montado um circuito gerador de
clock cuja frequência seja de 1KHz e razão cíclica de 75%. Após isto, foi feita outra montagem
um circuito gerador de clock cuja frequência seja de 0,5Hz e razão cíclica de 40%.
15
5 RESULTADOS
5.1 Primeira etapa
Na Figura 11, podemos observar a placa que foi utilizada na montagem do circuito
dos dois primeiros circuitos.
Figura 11 – Placa - Flip-Flop RS.
Fonte: Autora.
Primeiramente, foi montado o circuito da Figura 12, que representa um Flip-Flop
RS. Note que na Figura 12 as entradas R e S do flip-flop estão ligadas a geradores de nível
lógico, as saídas Qn e Qn’ estão ligadas a LEDs e o circuito do clock. A resistência de 1K
(potenciômetro) para terra é comumente chamada de pull-down e serve para não deixar este pino
flutuante (susceptível a incidência de ruídos), quando a chave impulso está aberta.
Figura 12 – Circuito - Flip-Flop RS.
Fonte: Autora.
16
A Tabela do Flip-Flop RS pode ser observada a seguir:
Tabela 5 – Tabela Verdade - Flip-Flop RS.
CLK R S Q
0 0 0 Q
0 0 1 Q
0 1 0 Q
0 1 1 Q
1 0 0 Q
1 0 1 1
1 1 0 0
1 1 1 X
Fonte: Autora.
A partir disto foi testado todos os casos da tabela verdade do Flip-Flop RS, que
podemos observar na Figura 13.
Figura 13 – Circuito prático Flip-Flop RS.
(a) Linhas 0 à 5- Tabela Verdade. (b) Linha 6 - Tabela Verdade.
(c) Linha 7 - Tabela Verdade. (d) Linha 8 - Tabela Verdade.
Fonte: Autora.
O flip-flop SR possui duas entradas, S (set) e R (reset), além do clock. Sua saída é 1
17
quando S = 1 e R = 0 (ação set), e 0 quando S = 0 e R = 1 (ação reset). Quando ambas entradas
forem 0, a saída é a saída anterior, isto é, o estado atual. Quando ambos S e R são 1, o flip-flop
tem comportamento inesperado, chamado de estado proibido, neste estado é impossivel prever
qual será a saída do flip-flip SR.
Em seguida, foi montado um circuito do flip-flop, o JK, como podemos ver na Figura
14.
Figura 14 – Circuito - Flip-Flop JK.
Fonte: Autora.
A Tabela do Flip-Flop RS pode ser observada a seguir:
18
Tabela 6 – Tabela Verdade - Flip-Flop JK.
PR CLR CLK J K Q
0 0 0 0 0 Q
0 0 0 0 1 Q
0 0 0 1 0 Q
0 0 0 1 1 Q
0 0 1 0 0 Q
0 0 1 0 1 0
0 0 1 1 0 1
0 0 1 1 1 Q’
0 1 0 0 0 0
0 1 0 0 1 0
0 1 0 1 0 0
0 1 0 1 1 0
0 1 1 0 0 0
0 1 1 0 1 0
0 1 1 1 0 0
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 0 1 1
1 0 0 1 0 1
1 0 0 1 1 1
1 0 1 0 0 1
1 0 1 0 1 1
1 0 1 1 0 1
1 0 1 1 1 1
1 1 0 0 0 X
1 1 0 0 1 X
1 1 0 1 0 X
1 1 0 1 1 X
1 1 1 0 0 X
1 1 1 0 1 X
1 1 1 1 0 X
1 1 1 1 1 X
Fonte: Autora.
A partir disto foi testado todos os casos da tabela verdade do Flip-Flop JK, que
podemos observar na Figura 15. É necessário dar um pulso de clock para atualizar as saídas
(exceto para mudanças nos sinais de PRT e RST que não dependem do clock).
Um valor importante para o flip-flop é o atraso de clock-a-saída (tCO) ou atraso de
propagação (tP), que é o tempo que o flip-flop leva para mudar a sua saída após o sinal de clock.
O tempo de uma transição de alto-para-baixo (tPHL) é algumas vezes diferente do tempo de uma
transição de baixo-para-alto (tPLH). O problema do atraso de clock pode ser evitado se o período
19
Figura 15 – Circuito prático Flip-Flop JK.
(a) Linhas 0 à 4- Tabela Verdade. (b) Linha 6 e linhas 10 à 17 - Tabela Verdade.
(c) Linha 7 e linhas 18 à 25 - Tabela Verdade. (d) Linha 8 - Tabela Verdade.
(e) Linha 26 a 32 - Tabela Verdade.
Fonte: Autora.
do clock for grande o suficiente. A frequência máxima deve considerar o atraso dos N flip-flops.
Tclok ≥ N × ttP
fMAX = 1N×ttP
Logo após, foi montado um circuito do flip-flop, o JK, porém, em outra placa.
20
Primeiramente foi realizada as ligações como indicado na Figura 8.
Figura 16 – Placa - Flip-Flop JK - II.
Fonte: Autora.
Uma das principais aplicações dos flip-flops é na construção de circuitos contadores,
isto é, circuitos com uma ou mais saídas, cujo estado destas é alterado mediante a aplicaçãode
um sinal de clock. Cada estado possível das saídas representa um valor da contagem e dizemos
que o número de estados existentes é o módulo da contagem ou do contador. Assim um contador
decimal de 0 a 9, extremamente comum, é um contador de módulo 10 (apresenta 10 estados
possíveis de contagem) e valores de contagem 0, 1, 2, ..., 9. O contador assíncrono é um dos
circuitos mais simples de contador, composto por flip-flops JK ligados em cascata, conforme
exibido na Figura 20
Lodo após a montagem do circuito foi feito os testes no novo circuito, e as saídas
podem ser vistas na Figura 20.
Cada flip-flop é sensível a borda de descida no clock, como é comum em contadores
assíncronos e que ambas as entradas J e K estão ligadas em nível 1, ou seja, ele está em sua
configuração de flip-flop T. Dessa forma cada transição de 0->1 do clock provoca alteração do
estado da saída. É possível também utilizar flip-flops sensíveis a borda de descida para construir
um contador, neste caso, interliga-se a saída barrada de um flip-flop à entrada de clock do próximo
flip-flop, como mostea na Figura 15. Observando as saídas do nosso flip-flop, foi possível notar
que ele é um contador decrescente. Um contador é um circuito digital utilizado principalmente
para contagens, geração de palavras, divisão de sequencias, medição de frequência e tempo. Este
circuito evolui sob comando de um clock, de forma que seus estados reproduzam uma sequencia
pré-determinada.
21
Figura 17 – Circuito prático - Flip-Flop JK - II.
(a) Número 7 (b) Número 6
Fonte: Autora.
Figura 18 – Circuito prático - Flip-Flop JK - II.
(a) Número 5 (b) Número 4
Fonte: Autora.
Figura 19 – Circuito prático - Flip-Flop JK - II.
(a) Número 3. (b) Número 2
Fonte: Autora.
22
Figura 20 – Circuito prático - Flip-Flop JK - II.
(a) Número 1 (b) Número 0
Fonte: Autora.
Depois disto, foi ligado o ligando CLK0 ao gerador de 1Hz presente no Kit didático,
a partir dai o que antes era um contador, agora virou um temporizador. O temporizador e capaz
de medir o tempo, sendo utilizado para controlar a sequencia de um evento ou processo. E
um tipo de relógio especializado que pode ser mecânicos, eletromecânicos, digitais ou mesmo
programa de computador. Além disto, o ruído foi diminuído.
Com o auxílio de um osciloscópio, foi medido o sinal presente na entrada de clock e
na saída do primeiro, segundo e terceiro flip-flop.
Figura 21 – Medição.
(a) (b)
Fonte: Autora.
Na Figura 22, podemos observar as medições do osciloscópio.
23
Figura 22 – Medição - Osciloscópio.
(a) Número 7 (b) Número 6
(c) Número 6
Fonte: Autora.
Podemos observar que a frequência vai diminuindo conforme a passagem por casa
flip-flop. Ocorrendo uma divisão de frequência, onde irá funcionar de modo a dividir a frequência
da entrada por 2n a saída do último flip-flop, aonde n é o número de flip-flops utilizados entre a
entrada e a saída.
24
5.2 Segunda etapa
A configuração da Figura 25 permite o funcionamento em modo astável ou oscilador.
Primeiramente, foi escolhido um capacitor de 3,3µF, um resistor de 180Ω e um de 10Ω. A partir
disto, com os cálculos definimos a frequência em 1.182KHz e e ciclo de 69.35%.
Figura 23 – Circuito do 555 - Astável.
Fonte: Autora.
Na Figura 24, podemos observar os dados do circuito no osciloscópio, a frequência
esta dando igual a 1.08KHz.
Figura 24 – Circuito do 555 - Astável - Onda.
Fonte: Autora.
Logo após, foi escolhido um capacitor de 3,3µF, um resistor de 100Ω e um de
330KΩ. A partir disto, com os cálculos definimos a frequência em 0.662KHz e e ciclo de
25
50.01%.
Figura 25 – Circuito do 555 - Astável.
Fonte: Autora.
Na Figura 26, podemos observar os dados do circuito no osciloscópio, a frequência
esta dando igual a 0.48Hz.
Figura 26 – Circuito do 555 - Astável - Onda.
Fonte: Autora.
26
6 SIMULAÇÃO
Uma configuração possível para o modo de funcionamento monoastável ou de
disparo único encontra-se ilustrado na figura 3. Neste modo de funcionamento é gerado na saída
do 555 um pulso com nível Alto de duração proporcional a Ra.C, após ativação da entrada de
Trigger, como podemos ver na Figura 27
Figura 27 – Simulação Proteus - Circuito 555 Monoastavel
Fonte: Autora.
Figura 28 – Simulação Proteus - Onda circuito 555 Monoastavel
Fonte: Autora.
A configuração da Figura 29 permite o funcionamento em modo astável ou oscilador.
Neste modo de funcionamento é gerado na saída do 555 uma onda quadrada com duração dos
níveis Alto e Baixo proporcionais às malhas RC, não sendo necessário nenhum pulso específico
27
para iniciar o seu funcionamento.
Figura 29 – Simulação Proteus - Circuito 555 Astavel
Fonte: Autora.
Figura 30 – Simulação Proteus - Onda circuito 555 Astavel
Fonte: Autora.
Repare-se que com este esquema não é possível obter um Duty Cycle (relação entre
tempo no estado Alto e Período do sinal) inferior a 50%. Para se obter um Duty Cycle inferior a
50% pode-se substituir a resistência Rb pelo esquema da Figura 31. Com esta alteração a carga
do capacitor dá-se através da resistência Ra e a descarga através de Rb, permitindo controlar de
modo independente o tempo de carga e de descarga e na realidade obter qualquer Duty Cycle
(tipicamente entre 5% e 95%).
28
Figura 31 – Simulação Proteus - Circuito 555 Duty Cycle
Fonte: Autora.
Figura 32 – Simulação Proteus - Onda circuito 555 Duty Cycle
Fonte: Autora.
29
7 CONCLUSÕES
Ao termino deste relatório, podemos concluir que, a prática teve como serventia
colocar em prática tudo que foi aprendido em sala de aula. Podemos notar também que os
Flip-Flops tem grande valia dentro da eletrônica, pois podem servir pra varias utilidades. É um
circuito digital pulsado capaz de servir como uma memória de um bit.
O 555 é um circuito integrado (chip) utilizado em uma variedade de aplicações como
temporizador ou oscilador. Este componente continua em pleno uso, graças a sua simplicidade
de uso, baixo preço e boa estabilidade.
	Sumário
	Introdução
	Flip-flop
	Tipo RS
	Tipo JK
	Tipo T
	Tipo D
	CI 555
	Objetivos
	Materiais Utilizados
	Procedimento Prático
	Primeira etapa
	Segunda etapa
	Resultados
	Primeira etapa
	Segunda etapa
	Simulação
	Conclusões