Transistor de Efeito de Campo (1)

Prévia do material em texto

1 
 
Transistores de Efeito de Campo - FET 
O transistor de efeito de campo (FET - do inglês Field Effect Transisor - é um dispositivo de três 
terminais tal como o transistor bipolar de junção (BJT – do inglês Bipolar Junction Transistor). 
Um pouco de história 
Enquanto o transistor bipolar foi inventado no final dos anos 40, já em 1925 o físico Julius Edgar 
Lilienfeld registrou uma patente (a qual foi concedida em 1930) que se referia a “um método e um 
dispositivo para controlar o fluxo de uma corrente elétrica entre dois terminais de um sólido 
condutor”, e é mostrada na Figura 1. 
 
Figura 1 - Reprodução da patente sob número 1.745,175 concedida pelo Departamento de Patentes dos EUA 
ao físico J.E.Lilienfeld em janeiro de 1930 para um método e, um primitivo dispositivo para controlar correntes 
elétricas por meio do estado sólido mais tarde inventado pela Bell Laboratories sob o nome de transistor. 
No entanto, Lilienfeld não publicou nenhum artigo científico sobre sua descoberta nem a patente cita 
nenhum dispositivo construído. Em 1935 na Inglaterra o inventor alemão Oskar Heill consegue obter 
uma das primeiras patentes para um amplificador a cristal operado pelo princípio do efeito de campo. 
 
 
2 
 
Os transistores de efeito de campo também são denominados de transistores unipolares e têm este 
nome pois somente um tipo de portador, sejam elétrons ou buracos, é responsável pelo fluxo de 
corrente no dispositivo. 
Além disso, enquanto os transistores bipolares são dispositivos controlados a corrente, os unipolares 
são dispositivos controlados a tensão. 
Vantagens e desvantagens dos Transistores de Efeito de Campo 
As principais vantagens são: 
➢ Possui uma impedância de entrada significativamente alta (lembre-se que um dispositivo ideal 
tem impedância de entrada infinita). Esta propriedade tem vários benefícios em potencial, 
incluindo: 
▪ Desempenho superior quando usado no estágio de entrada de um amplificador com 
estágios múltiplos; 
▪ Fácil casamento de impedância com sistemas de micro-ondas padrões; 
▪ As constantes de tempo associadas com a alta impedância possibilitam o uso de FETs 
como elementos de armazenamento (como em memórias). 
➢ Altas velocidades de chaveamento e frequências de corte devido à operação unipolar; 
➢ Em elevados níveis de corrente, o FET possui um coeficiente de temperatura negativo. Isso 
significa que quando a temperatura do dispositivo aumenta, a corrente através dele diminui. 
Esta propriedade evita o fenômeno da corrida térmica que ocorre m BJTs. O coeficiente de 
temperatura negativo também assegura que FETs se mantenham termicamente estáveis na 
condição de numerosos transistores conectados em paralelo ou em dispositivos ativos com 
grandes áreas. 
➢ Os FETs geralmente são mais fácies de serem fabricados que os BJTs. Isso significa que mais 
dispositivos podem ser fabricados em um único CI – quanto mais dispositivos puderem ser 
encapsulados em um CI, menor o custo (e em muitos casos, mais confiável torna-se o processo 
final) 
➢ Os FETs não são sensíveis à radiação como os BJTs (muito importante em aplicações espaciais e 
algumas aplicações industriais). 
➢ Efeitos muito menores de intermodulação e modulação cruzada pois FETs são dispositivos 
principalmente lineares ou de lei quadrática comparados com o comportamento exponencial 
dos BJTs. 
As principais desvantagens são: 
➢ Os FETs podem ser danificados devido à eletricidade estática; 
➢ Alguns tipos de FETs podem exibir linearidade pobre; 
➢ A alta capacitância de entrada (parte da impedância de entrada alta) dos amplificadores com 
FET resulta em uma resposta de frequência limitada em comparação com algumas 
configurações de amplificadores com BJTs. 
 
 
3 
 
Princípio de funcionamento dos Transistores de Efeito de Campo 
O princípio de funcionamento dos transistores unipolares baseia-se na criação de um campo elétrico 
que permite o controle do fluxo de elétrons. Por esta razão são denominados de FET – Field Effect 
Transistor ou Transistor de Efeito de Campo. 
Há basicamente dois tipos de transistores FET: 
• JFET – Junction Field Efect Transistor – Transistor de Efeito de Campo de Junção. 
• MOSFET – Metal Oxide Semiconductor Field Efect Transistor – Transistor de Efeito de Campo 
Metal-Óxido Semicondutor. 
JFET – Construção e características 
O JFET é um dispositivo de três terminais que apresenta a seguinte construção básica, como mostra a 
Figura 2: 
 
Figura 2 - Transistor de efeito de campo de junção (JFET) canal N 
O dispositivo anterior é denominado de JFET pois apresenta junções e, como se pode observar para o 
caso do JFET canal N, a maior parte da estrutura é composta de material tipo N que forma o canal 
entre as camadas de tipo P. 
 
 
 
 
 
Dreno ou Drain - Terminal de entrada da 
corrente. 
Fonte ou Source - Terminal de saída da 
corrente. 
Porta ou Gate - Terminal de controle da 
corrente. 
4 
 
Tal como nos transistores bipolares onde existiam dois tipos, o NPN e o PNP onde os tipos de 
semicondutores eram invertidos na sua construção, o mesmo ocorre com os JFETs havendo também 
um JFET com canal tipo p entre camadas tipo n, de acordo com a Figura 3: 
 
Figura 3 - Transistor de efeito de campo de junção (JFET) canal P 
Funcionamento do JFET 
A operação do JFET é baseada no controle da polarização da junção pn entre a porta e o canal. Se for 
aplicada uma tensão entre o dreno e a fonte, haverá fluxo de corrente, sendo que o fluxo 
convencional da corrente é do dreno para fonte. Assim o dispositivo está ligado. 
Para desligá-lo, devemos aplicar uma voltagem apropriada à porta e usar a região de depleção criada 
nas junções para controlar a largura do canal. 
A seguir iremos analisar a maneira como devem ser aplicadas as fontes para o funcionamento do 
dispositivo. 
 
 
 
 
 
 
 
 
 
Dreno ou Drain - Terminal de entrada da 
corrente. 
Fonte ou Source - Terminal de saída da 
corrente. 
Porta ou Gate - Terminal de controle da 
corrente. 
5 
 
Sem polarização aplicada 
Sem nenhuma fonte de tensão aplicada no dispositivo, somente há região de depleção formada nas 
junções existentes do semicondutor p da porta e o semicondutor n do canal, como mostra a Figura 4 
 
Figura 4 – JFET sem nenhuma tensão aplicada aos terminais 
Conexão das fontes de alimentação ao dispositivo 
O JFET conectado às fontes de alimentação é mostrado na Figura 5. 
 
Figura 5 – JFET conectado à duas fontes de tensão controladoras 
O JFET é um dispositivo controlado por tensão, com duas tensões de controle (VDS e VGS). 
A seguir vamos efetuar a análise individual da influência de cada fonte e combinar os resultados para 
obter as características completas do JFET. 
 
 
 
Região de 
depleção 
Região de 
depleção 
VGG 
VDD 
6 
 
Variação da tensão de porta para fonte (VGS) 
Para uma tensão VGG constante, quando variarmos VDS obtemos uma única curva iD  VDS. Mas para 
desenvolver uma família de curvas para o JFET, necessitamos observar o efeito causado pela variação 
de VGS. 
Então, agora vamos efetuar a variação da tensão da tensão VGG enquanto aplicamos uma pequena 
tensão VDD constante, tal como mostra a Figura 6. 
 
Figura 6 – Aplicação de uma tensão VDD pequena e constante enquanto se varia a tensão VGG 
Devemos lembrar a discussão anterior que, se VDD é pequeno, a largura do canal é essencialmente 
constante. Agora se aumentarmos a tensão VGS, tem-se o aumento da largura da região de depleção 
na junção pn. Isto é mostrado na Figura 7 com a variação das cores de amarelo para laranja e daí para 
azul. 
 
Figura 7 – Variação daregião de depleção para VDD pequeno e aumentando VGG 
Região de 
depleção 
Região de 
depleção 
VGG 
VDD 
VDS 
VDD (pequeno) 
VGG 
p p 
n 
7 
 
À medida que a largura da região de depleção aumenta, a largura do canal diminui, resultando em uma 
menor condutividade (alta resistividade) do canal. 
Assim, se fizermos VGS ficar e mais negativo (para um dispositivo de canal n), chega-se a um valor de 
VGS onde o canal fica completamente livre de portadores e nenhuma corrente irá fluir, 
independentemente do valor da tensão VDS aplicada. 
• Esta tensão é chamada de tensão de constrição ou, em inglês, de pinch off-voltage e é 
denominada como VGS(off) ou VP. 
 
Variando a tensão de dreno para fonte (VDS) 
Vamos supor que em um JFET canal n uma fonte de tensão positiva ajustável VDD é conectada aos 
terminais de fonte e dreno e os terminais da porta e fonte são ligados a terra e assim VGS = 0V. 
A tensão VDD aplicada entre o dreno e a fonte aparece como uma queda de tensão sobre o 
comprimento do canal, com a voltagem aumentado ao longo do comprimento do canal da fonte para o 
dreno (ou seja, VDS = 0V na fonte e VDS = VDD no dreno). 
• Nestas condições as junções pn estarão reversamente polarizadas e assim a corrente na porta 
é praticamente nula, ou seja, IG ≈ 0A. 
Quando a tensão VDD é muito pequena, a variação da tensão no canal também é muito pequena e não 
tem nenhum efeito no formato do canal. Para essa situação, a região de depleção é somente devida à 
junção pn como mostrado na Figura 8. 
 
Figura 8 – Tensão VGG = VGS = 0 e com a aplicação de uma tensão VDD de pequeno valor 
Mesmo com VDS muito pequeno, verificaremos que ocorrerá um fluxo de corrente entre o dreno e a 
fonte 
 
Porém à medida em que a tensão VDD é elevada, ocorre um aumento das regiões de depleção no canal 
e, devido às junções pn ficarem reversamente polarizadas, surge um campo elétrico dentro do canal, 
como mostra a Figura 9. 
 
Região de 
depleção 
Região de 
depleção 
VDD (Pequeno) 
8 
 
 
 
Figura 9 - JFET para VGS = 0V e VDS > 0V 
 
• Observa-se também que as correntes de dreno ID e de fonte IS são iguais: ID = IS. 
 
➢ É importante notar que a região de depleção é mais larga na parte superior em ambos 
materiais tipo p. 
 
Este fato pode ser melhor explicado com auxílio da Figura 10: 
 
 
Figura 10 – Variação dos potenciais reversos através da junção p-n de um canal do JFET 
 
Assumindo uma resistência uniforme no canal n, a região de depleção pode ser distribuída da maneira 
como foi mostrada na Figura 9. 
Assim a corrente ID estabelecerá níveis de tensão ao longo do canal tal como também indica a Figura 
10. 
• O resultado é que a região superior do material tipo p estará reversamente polarizada em 
cerca de 1,5V, enquanto que a região inferior estará reversamente polarizada por apenas 
0,5V. 
9 
 
E de acordo com a análise da polarização efetuada para o diodo, quanto maior a tensão reversa 
aplicada, mais larga é a região de depleção assim justificando a variação da largura da região de 
depleção da Figura 9. 
• Se a tensão da fonte for aumentada gradativamente as correntes ID e IS irão aumentar, porém 
as regiões de depleção também irão aumentar. 
O aumento gradativo da região de depleção acarreta em um aumento da resistência do canal com a 
consequente redução da corrente ID. 
• Se a tensão VDS for aumentada até que as regiões de depleção parecem se tocar, chega-se à 
condição de pinch-off ou de constrição do canal. 
 
➢ Esta tensão VDS é denominada de tensão de pinch-off e denominada de Vp e a corrente ID 
resultante de corrente de saturação IDSS. 
A Figura 11-a mostra as regiões de depleção em contato para condição onde a tensão VDS foi 
aumentada até o fechamento do canal, ou seja, VGS = VP e a Figura 11-b a mostra a curva ID versus VDS, 
para esta situação. 
 
 (a) Pinch-off (VGS = 0V, VDS = Vp) (b) ID versus VD para VGS = 0V 
Figura 11 - JFET na condição de Pinch-off 
Isso ocorre no valor em que a tensão VDS polariza reversamente a extremidade do dreno, e assim será 
igual à tensão de pinch-off. 
Da Figura 11-a verifica-se que VDS = VDG + VGS 
Como foi estabelecido que VGS = 0 tem-se: VDS = VDG 
E consequentemente VDG = VDS = |-VP| 
➢ Pois VP é uma tensão negativa. 
 + 
 V
DG
 
– 
VDG = -VP 
10 
 
Note pela Figura 11-b que corrente ID aumenta gradativamente com o aumento de VDS. Quando VDS 
atinge o valor de VP, a corrente ID chega ao valor de IDSS. Se VDS continuar a ser aumentado, o valor da 
corrente ID se mantém constante, sendo igual a IDSS. 
• Em realidade o termo “pinch-off” é inapropriado, pois sugere que a corrente é cortada e cai 
zero, mas como é mostrado na Figura 5, e pela descrição anterior, este é o caso extremo: ID 
mantém um nível de saturação definido por IDSS. 
 
➢ Na verdade, ainda existe um canal muito estreito, com uma corrente de alta densidade. 
O fato de ID não ser cortada no pinch-off e manter o nível de saturação indicado na Figura 5 é 
verificado pelo seguinte argumento: 
• Quando a largura do canal tende a tornar-se zero, a resistência do canal aumenta e a corrente 
diminui. 
 
• Isto originará uma diminuição da variação da tensão ao longo do canal, o qual por sua vez, 
reduz a largura da região de depleção e consequentemente reduzindo novamente a resistência 
e assim permitindo a passagem de uma correte maior. 
 
➢ O resultado é que, com polarização suficiente, se alcança um equilíbrio no qual a corrente 
atinge o seu valor máximo. A partir desse ponto, um incremento em VDS não produz um 
aumento apreciável em ID. 
E à medida que VDS cresce, e se afasta de VP, a região de confronto entre as duas regiões de depleção 
aumenta em comprimento ao longo do canal, mas o nível de ID permanece essencialmente o mesmo. 
A Figura 12 mostra este comportamento, onde L é o comprimento do canal e δ a largura do canal. 
 
Figura 12 – Aumento da região de confronto entre as regiões de depleção 
 
 
 
11 
 
Em resumo, portanto, uma vez estabelecido VDS > VP, o JFET apresenta as características de uma fonte 
de corrente, tal como mostrado na Figura 9, onde a corrente é constante em ID = IDSS, mas a tensão VDS 
(para valores maiores que VP) é determinada pelo valor da carga, tal como mostra a Figura 13 
 
 
 
Figura 13 – Fonte de corrente equivalente para VGS = 0V e VDS > VP 
 
➢ A escolha da notação IDSS vem do fato de a corrente ser do Dreno (Drain) para a Fonte (Source) 
com um curto circuito (Short-circuit) da porta para a fonte. 
Como já afirmado, o controle de corrente em um FET é feito por uma tensão e essa tensão deve ser 
aplicada da porta para a fonte sendo denominada de VGS. 
Se continuarmos a investigar as características do dispositivo verificaremos que: 
➢ IDSS é a máxima corrente de dreno para um JFET e é definida na condição VGS = 0 V e VDS > |VP|. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
12 
 
Variação das tensões de dreno e fonte (VDS) e porta e fonte (VGS) 
Agora iremos combinar as variações de VDS e VGS da seguinte forma: 
• Aplica-se inicialmente uma tensão VGS negativa mantendo-a fixa na porta e se varia a tensão 
VDS. 
• A seguir aplica-se outra tensão VGS mais negativa que a anterior e varia-se novamente VDS e 
assim por diante, obtendo-se curvas para cada novo valor de VGS com a variação de VDS. 
Por exemplo, se for aplicada uma tensão negativa de -1V à porta do JFET, ou seja, VGS = -1V e a tensão 
VDS for variada como descrito anteriormente, eventualmente chega-se à condição de pinch-off no 
terminal dodreno. 
Isso irá ocorrer no valor da tensão de dreno correspondente a: 
𝑉𝐷𝐺 = −𝑉𝑃 
em um valor de VDS bem como de IDSS menores do que no caso em que VGS = 0V. A Figura 14 mostra 
esta situação. 
 
Figura 14 – Aplicação de uma tensão negativa na porta de um JFET canal n 
Se aplicarmos tensões cada vez mais negativas à porta, os valores de Vp e IDSS serão também cada vez 
menores, tal como mostra a Figura 15. 
 + 
 V
DG
 
– 
13 
 
 
Figura 15 – Curvas características de um JFET canal n com IDSS = 8mA e VP = -4V 
• Deve ser observado também como a tensão de pinch-off diminui, descrevendo uma parábola, à 
medida que VGS se torna cada vez mais negativo. 
E quando VGS = –Vp a tensão será suficientemente negativa para estabelecer um nível de saturação 
com ID = 0mA e pode-se considerar que o dispositivo está “desligado”. 
➢ A região à direita do lugar geométrico da tensão de pinch-off na Figura 15 é a região 
normalmente empregada para amplificadores lineares, sendo referida como de corrente 
constante, saturação ou região de amplificação linear. 
Se observa que a largura do canal produzido pela região de depleção depende das combinações de VGS 
e VDS. Como consequência disso, as condições para que o canal alcance o pinch-off dependem de 
ambos valores de VGS e VDS, sendo que é a tensão porta-fonte VGS quem determina prioritariamente a 
largura da região de depleção. 
O efeito de existirem simultaneamente VDS e VGS pode ser analisado de outra forma: 
• Como a extensão da região de depleção é determinada pela tensão total através da junção pn, 
o efeito de aumentar VGS é de alcançar o pinch-off em um valor mais baixo de VDS. 
• Isso por sua vez ocorre em um nível menor de corrente de pinch-off, pois ID é menor para um 
valor inferior de VDS. 
• Logo, aumentando VGS se reduz o valor da corrente de dreno no pinch-off. 
• Então se VGS for suficientemente grande, o pinch-off ocorrerá com corrente de dreno quase 
nula. 
Assim, o JFET pode ser “cortado”, ou seja, ID = 0 com uma polarização inversa (VGS) suficientemente 
alta. 
➢ Note a diferença entre “cortar” o JFET e alcançar o “pinch-off”, onde este último significa obter 
uma ID constante. 
Vp (Para VGS = 0 V) 
e V
DG
 = -V
P
 
14 
 
Ou seja: 
➢ Um JFET cortado estará em pinch-off, mas um JFET em região de pinch-off não está 
necessariamente cortado. 
E como visto anteriormente, em um caso extremo, o pinch-off pode ocorrer somente devido a VGS, 
sem a contribuição do gradiente de potencial proporcionado por VDS. 
Um valor suficientemente alto de VGS irá originar o pinch-off para qualquer valor de VDS que seja menor 
do que o da ruptura, incluindo zero volts. 
Consequentemente, tal como analisado anteriormente, podem ser consideradas duas situações 
extremas: 
▪ O pinch-off ocorre devido a VDS para VGS = 0V. 
 
▪ O pinch off ocorre devido a VGS para VDS = 0V 
 
➢ Atenção: VDS foi incialmente considerada muito pequena para haver corrente circulante 
inicialmente no canal. 
Entre estas condições extremas, existem infinitas combinações em que VGS e VDS sem serem zero volts 
podem gerar o pinch-off. 
De fato, na Figura 15 a linha de traços correspondente ao lugar geométrico dos valores dos pontos 
para os quais a soma de VDS com VGS é suficiente para alcançar o pinch-off, que valida as duas situações 
extremas. 
Vamos definir a tensão de pinch-off VP de forma genérica para o JFET a seguir. 
Sabendo que: 𝑉𝐷𝑆 = 𝑉𝐷𝐺+𝑉𝐺𝑆 
E, portanto: 𝑉𝐷𝐺 = 𝑉𝐺𝑆− 𝑉𝐷𝑆 
E que na condição de pinch-off: 𝑉𝐷𝐺 = −𝑉𝑃 
Chega-se a: 
−𝑉𝑃 = 𝑉𝐺𝑆− 𝑉𝐷𝑆 
Portanto: 
𝑉𝑃 = 𝑉𝐺𝑆 + 𝑉𝐷𝑆 Equação 1 – a 
E para VDS: 
𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝑃 Equação 1 – b 
 
 
 
15 
 
Vamos comprovar a validade a partir dos valores de VGS e VDS extremos da Figura 15: 
Para VGS = 0V → VDS = 4V 
Assim: 𝑉𝑃 = 𝑉𝐺𝑆 + 𝑉𝐷𝑆 = 0 + 4 = 4V = 𝑉𝐷𝑆 
Para VGS = -4V → VDS = 0V 
Assim: 𝑉𝑃 = 𝑉𝐺𝑆 + 𝑉𝐷𝑆 = −4 + 0 = −4V = 𝑉𝐺𝑆 
O que confere com os valores do gráfico Figura 15 
Em resumo: 
O nível de VGS que resulta em ID = 0mA é definido como VGS = Vp, sendo Vp uma tensão negativa para 
JFET canal n e positiva para JFET canal p. 
➢ Em geral nas folhas de especificação a tensão de pinch-off é especificada como VGS(off) ao invés 
de VP. 
Características de transferência e regiões de operação 
Diferentemente do transistor de junção bipolar onde a corrente de saída IC e a corrente controladora 
de entrada IB estão relacionadas pelo parâmetro beta, não há uma relação linear entre as quantidades 
de entrada e saída em um JFET. 
A curva de característica de transferência completa para um dispositivo de canal n é mostrada na 
Figura 16: 
 
Figura 16 – Curva característica completa de um JFET canal n 
 
 
Tensões de pinch-off 
VDS = VGS - VP 
Região 
ôhmica 
Fronteira entre as regiões 
ôhmica e ativa 
Região Ativa 
(saturação) 
Fronteira entre as regiões 
ativa e de ruptura 
Região de 
Ruptura 
16 
 
Região ôhmica 
A região ôhmica, também conhecida como “região de triodo” ocorre nas condições de: 
−𝑉𝑃 ≤ 𝑉𝐺𝑆 ≤ 0 e 𝑉𝐷𝑆 ≤ 𝑉𝐺𝑆 − 𝑉𝑃 
Ou seja, abaixo das tensões de pinch-off o canal se comporta como uma resistência, e assim tendo sido 
denominada de região ôhmica ou de triodo, na qual o JFET pode ser usado como um resistor pela 
variação do valor de VGS. 
➢ Entretanto note que à medida que a magnitude de VGS aumenta, a faixa de VDS onde o 
transistor pode ser operado como um resistor, diminui. 
Na região ôhmica, os potenciais dos três terminais afetam fortemente a corrente de dreno, sendo que 
a corrente de dreno obedece a seguinte relação: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 [2 (1 −
𝑉𝐺𝑆
𝑉𝑃
)
𝑉𝐷𝑆
−𝑉𝑃
− (
𝑉𝐷𝑆
𝑉𝑃
)
2
] Equação 2 − a 
Podemos manipular a equação para apresentá-la de outra forma: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 [2 (
𝑉𝑃 − 𝑉𝐺𝑆
𝑉𝑃
)
𝑉𝐷𝑆
−𝑉𝑃
− (
𝑉𝐷𝑆
𝑉𝑃
)
2
] = 𝐼𝐷𝑆𝑆 [2 (
𝑉𝐺𝑆 − 𝑉𝑃
𝑉𝑃
2 ) 𝑉𝐷𝑆 − (
𝑉𝐷𝑆
𝑉𝑃
)
2
] 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 [2 (
𝑉𝐺𝑆 − 𝑉𝑃
𝑉𝑃
2 ) 𝑉𝐷𝑆 −
𝑉𝐷𝑆
2
𝑉𝑃
2 ] =
𝐼𝐷𝑆𝑆
𝑉𝑃
2
[2(𝑉𝐺𝑆 − 𝑉𝑃)𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] 
E assim: 
𝐼𝐷 = 𝐾[2(𝑉𝐺𝑆 − 𝑉𝑃)𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] Equação 2 − b 
Onde: 
𝐾 =
𝐼𝐷𝑆𝑆
𝑉𝑃
2 
Para valores pequenos de VDS a Equação 2-a pode ser aproximada para: 
𝐼𝐷 ≈
2𝐼𝐷𝑆𝑆
−𝑉𝑝
(1 −
𝑉𝐺𝑆
𝑉𝑝
) 𝑉𝐷𝑆 
Essa relação linear representa as características ID-VDS próximas à origem E assim a resistência linear rDS 
é dada por: 
𝑟𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷
|
𝑉𝐷𝑆 = 𝑝𝑒𝑞𝑢𝑒𝑛𝑜
 
Logo: 
𝑟𝐷𝑆 = [
2𝐼𝐷𝑆𝑆
−𝑉𝑝
(1 −
𝑉𝐺𝑆
𝑉𝑝
)]
−1
 
17 
 
Resistor controlado por tensão 
Conforme já apresentado anteriormente, a região à esquerda do lugar geométrico da tensão de pinch-
off na Figura 15 é denominada de região ôhmica ou região de resistência controlada por tensão. 
Nesta região o JFET pode ser empregado como um resistor variável cuja resistência é controlada pela 
tensão porta-fonte aplicada. 
A seguinte equação fornece uma boa aproximação para o valor da resistência em função da tensão VGS 
aplicada: 
𝑟𝑑 =
𝑟𝑜
(1 −
𝑉𝐺𝑆
𝑉𝑝
)
2 Equação 3 
Onde r0 é a resistência com VGS = 0V e rd é a resistência para um valor específico de VGS. 
Vamos observar a agora a Figura 17-a, em que a região linear de um JFET foi claramente indicada. 
Nessa região todas as curvas têm início na origem e seguem um traçado relativamente reto conforme 
a tensão VDS e a corrente ID aumentamda mesma forma que o gráfico de um resistor fixo. E na Figura 
17-b,a região linear foi expandida para uma tensão máxima dreno-fonte de aproximadamente 0,5V. 
 
 (a) (b) 
Figura 17 – Curva característica de um JFET: Definição da região linear; (b) Expansão da região linear 
Apesar destes trechos apresentarem alguma curvatura, eles podem ser facilmente aproximados por 
linhas retas que tem origem na intersecção dos eixos e uma inclinação determinada pela tensão CC 
porta-fonte. 
18 
 
➢ No entanto é importante notar que essa região está limitada a valores de VDS relativamente 
pequenos se comparados com a tensão de pinch-off. 
Em geral a região linear de um JFET é definida por: VDS << VDSmáx e |VGS| << |VP| 
Vamos calcular a resistência associada a cada curva da Figura 18, utilizando a corrente que resulta em 
VDS = 0,4V. 
VGS = 0V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
4×10−3
= 100Ω 
VGS = -0,5V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
2,5×10−3
= 160Ω 
VGS = -1V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
1,5×10−3
= 267Ω 
VGS = -1,5V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
0,9×10−3
= 444Ω 
VGS = -2,0V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
0,5×10−3
= 800Ω 
VGS = -2,5V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
0,12×10−3
= 3,3𝑘Ω 
Observe como a resistência entre dreno e fonte aumenta à medida que a tensão VGS se aproxima do 
valor de pinch-off. 
Vamos efetuar uma análise semelhante utilizando a Equação 3 utilizando a tensão VP = -3V e RDS = r0 = 
100Ω em VGS = 0V: 
𝑅𝐷𝑆 =
𝑟0
(1 −
𝑉𝐺𝑆
𝑉𝑃
)
2 =
100
(1 −
𝑉𝐺𝑆
−3)
2 
VGS = -0,5V: 𝑅𝐷𝑆 =
100
(1−
−0,5
−3
)
2 = 144𝛺 (versus 160Ω anteriormente) 
VGS = -1V: 𝑅𝐷𝑆 =
100
(1−
−1
−3
)
2 = 225𝛺 (versus 267Ω anteriormente) 
VGS = -1,5V: 𝑅𝐷𝑆 =
100
(1−
−1,5
−3
)
2 = 400𝛺 (versus 444Ω anteriormente) 
VGS = -2V: 𝑅𝐷𝑆 =
100
(1−
−2
−3
)
2 = 900𝛺 (versus 800Ω anteriormente) 
VGS = -2,5V: 𝑅𝐷𝑆 =
100
(1−
−2,5
−3
)
2 = 3,6𝐾𝛺 (versus 3,3KΩ anteriormente) 
Embora os resultados não seja exatamente os mesmos, para a maior parte das aplicações a Equação 2 
permite uma excelente aproximação do valor real de resistência para RDS. 
 
19 
 
Região de saturação 
A região de saturação, também conhecida como “região de amplificação” ocorre nas condições de: 
−𝑉𝑃 ≤ 𝑉𝐺𝑆 ≤ 0 e 𝑉𝐷𝑆 ≥ 𝑉𝐺𝑆 − 𝑉𝑃 
A relação entre ID e VGS é definida pela equação de Shockley: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑝
)
2
 Equação ( 4 ) 
Nessa equação IDSS e Vp são constantes e VGS é a variável de controle. 
O termo quadrático da equação resulta em uma relação não linear entre ID e VGS, produzindo uma 
curva que cresce exponencialmente com valores crescentes de VGS. 
A curva de transferência pode ser obtida utilizando-se a equação de Shockley ou das curvas 
características da Figura 15, tal como se demonstra na Figura 18 a seguir. 
 
Figura 18 – Obtendo a curva de transferência a partir das curvas de dreno 
➢ A curva de transferência também é denominada de curva de transcondutância do JFET. 
Região de corte 
Nessa região o JFET comporta-se como uma chave aberta para qualquer valor de VDS e ocorre na 
condição de: 
𝑉𝐺𝑆 ≤ −𝑉𝑃 
E assim tem=se ID = 0 
 
 
20 
 
Região de ruptura 
Nessa região ocorre a ruptura do JFET e ocorre na condição de: 
𝑉𝐷𝑆 > 𝐵𝑉𝐷𝑆𝑆 
Onde 
Na região de ruptura a corrente de dreno é limitada unicamente pelo circuito externo ao transistor, e 
assim não é possível estabelecer uma equação geral para ela. 
Características térmicas 
A dissipação total dos JFETs é a potência máxima que ele pode dissipar sob condições normais de 
operação, sendo definida por: 
𝑃𝐷 = 𝑉𝐷𝑆 × 𝐼𝐷 Equação ( 5 ) 
E tal como a tensão de pinch off VP e a corrente IDSS, os datasheets dos JFETs também fornecem o valor 
da dissipação total do dispositivo em W/°C. assim, de posse da equação 5 pode-se determinar qual a 
máxima tensão VDS possível em função da corrente ID para uma operação segura, ou vice-e-versa. 
Uma vez que foram definidas as regiões de operação do dispositivo bem como as suas características 
térmicas, pode-se representar graficamente a região de operação normal para um projeto, tal como 
mostra a Figura 19. 
 
 
Figura 19 - Região normal de operação dos JFETs para um projeto 
 
 
 
 
21 
 
JFET de canal P 
O JFET de canal p é construído da mesma forma que o de canal n, com a inversão dos materiais tipo n e 
p, tal como mostra a Figura 20. 
 
Figura 20 - JFET de canal p 
Os sentidos das correntes são invertidos assim como as polaridades das tensões VGS e VDS. A constrição 
do canal ocorre para tensões positivas crescentes da porta para a fonte, tal como mostram as curvas 
características da Figura 21. 
 
Figura 21 - Curvas características para um JFET de canal p com IDSS = 6 mA e Vp = +6 V 
A Figura 21 também mostra que para valores elevados de VDS há um aumento súbito da corrente ID, 
significando que houve ruptura e acorrente do canal é somente limitada pelo circuito externo. 
 
 
22 
 
Simbologia: 
A figura 22 mostra a simbologia para os JFETs de canal n e p. 
 
 (a) JFET canal n (b) JFET canal p 
 
Figura 22 – Simbologia para JFETs de canal n e canal p 
 
Construção do JFET 
As representações anteriores para o JFET não são práticas devido às dificuldades encontradas na 
difusão de impurezas em ambos os lados de uma lâmina semicondutora. A Figura 23 mostra uma 
geometria simples de FET de junção, onde a difusão é processada apenas de um lado 
 
 
Figura 23 – Geometria simples de um FET de junção 
O substrato é de material p, sobre o qual é construído (crescido) epitaxialmente um canal tipo n. Uma 
porta de material tipo p é, então, difundida no canal n. 
O substrato pode funcionar como uma segunda porta, se é construído com resistividade relativamente 
baixa. A porta difundida também é de material de muito baixa resistividade, permitindo que a região 
de depleção se estenda inteiramente dentro do canal tipo n. 
 
 
 
23 
 
Análise da polarização do JFET 
Diferentemente do que ocorreu no transistor de junção bipolar (TJB), onde é possível obter os níveis 
de polarização com o valor de VBE = 0,7V e a relação entre as correntes de coletor e base IC = βIB e 
emissor e base IE = (β + 1)  IB são lineares, no transistor de efeito de campo (FET) a relação entre os 
parâmetros de entrada e saída não é linear em decorrência do termo quadrático da Equação de 
Shockley. 
Outra diferença fundamental que existe entre as análises do TJB e do FET é que: 
➢ A variável de controle para um transistor TJB é um valor de corrente, enquanto que para o FET 
essa variável é um valor de tensão. 
No entanto em ambos os casos, a variável controlada na saída é um valor de corrente que também 
define os valores de tensão do circuito de saída. 
As relações gerais que podem ser aplicadas à análise CC dos amplificadores a FET são: 
𝐼𝐺 ≅ 0𝐴 
Devido à alta impedância de entrada. 
E: 
𝐼𝐷 = 𝐼𝑆 
Devido a somente um tipo de portador ser responsável pelo fluxo de corrente. 
Para os JFETs e MOSFETs tipo depleção, a equação de Shockley relaciona as variáveis de entrada e 
saída: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑝
)
2
 
Uma vez que a corrente de dreno ID é controlada pela tensão entre porta e fonte VGS, a polarização dos 
JFETs é feita normalmente pela inclusão de um resistoradequado entre a fonte e terra. Assim, a 
corrente de dreno circulante nesse resistor estabelece o potencial na fonte. 
Há duas principais formas de polarizar os JFETs, que são a configuração por autopolarização e por 
divisor de tensão que serão analisadas a seguir. 
 
 
 
 
 
 
24 
 
1) Configuração por autopolarização 
A de polarização dos FETs é feita normalmente pela inclusão de um resistor de valor adequado entre o 
terminal da fonte e a terra. A Figura 24 mostra o circuito de autopolarização para um JFET de canal n. 
 
Figura 24 – Configuração com autopolarização 
Conforme explicado anteriormente, é necessária uma tensão de controle na entrada do dispositivo 
para controlar a corrente na sua saída. 
A tensão de controle é a tensão VGS, aplicada entre a porta e a fonte, e a corrente controlada é a 
corrente de dreno ID. No circuito da Figura 30, essa tensão é determinada pelo resistor RS, o qual aplica 
uma tensão reversa na junção porta-fonte quando circula nele a corrente da fonte IS. 
Deve ser lembrado que ID = IS. 
 
 
 
 
 
 
 
 
 
 
 
 
25 
 
Exemplo de análise da configuração por autopolarização de JFETs 
Determinar a tensão entre porta e fonte quiescente (VGSQ), a corrente de dreno quiescente (IDQ), a 
tensão de dreno (VD), a tensão de fonte (VS) a tensão entre dreno e fonte (VDS) para o circuito 
transistorizado da Figura 25, sabendo-se que IDSS = 8mA e VP = -6V. Esboce a curva ID – VGS com a reta 
de autopolarização do amplificador, indicando IDQ e VGSQ. 
 
Figura 25 – Circuito do exemplo de análise da configuração por autopolarização 
Determinação da tensão VGSQ: 
Vamos escrever a equação da malha porta-fonte. 
𝑉𝑅𝐺 + 𝑉𝐺𝑆 + 𝑉𝑅𝑆 = 0 
𝑉𝑅𝐺 + 𝑉𝐺𝑆 + 𝐼𝐷 × 𝑅𝑆 = 0 
Mas como a corrente da porta IG = 0, a tensão sobre o resistor de porta VRG = 0, assim: 
𝑉𝐺𝑆 + 𝐼𝐷 × 𝑅𝑆 = 0 
𝐼𝐷 = −
𝑉𝐺𝑆
𝑅𝑆
 
𝐼𝐷 = −
𝑉𝐺𝑆
1 × 103
 
Porém a corrente de dreno ID está relacionada com a tensão VGS na equação de Shockley: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑝
)
2
 
 
 
 
26 
 
E substituindo ID e os valores de IDSS e VP na equação de Shockley: 
−𝑉𝐺𝑆
1 × 103
= 8 × 10−3 (1 −
𝑉𝐺𝑆
−6
)
2
 
−𝑉𝐺𝑆 = 8 (1 +
𝑉𝐺𝑆
6
)
2
 
−𝑉𝐺𝑆 = 8 (1 +
2𝑉𝐺𝑆
6
+
𝑉𝐺𝑆
2
36
) 
−𝑉𝐺𝑆 = 8 +
8
3
𝑉𝐺𝑆 +
2
9
𝑉𝐺𝑆
2 
2
9
𝑉𝐺𝑆
2 +
11
3
𝑉𝐺𝑆 + 8 = 0 
As respostas da equação quadrática são VGS = -2,587V e VGS = -13,931V 
Porém como a tensão de pinch-off do JFET é VP = -6V, a única gama válida de VGS é de a 0 a -6V, temos 
que: 
VGS = -2,587V = VGSQ 
Determinação de IDQ: 
Usamos novamente a equação para ID, substituindo o valor de VGSQ. 
𝐼𝐷 = −
−𝑉𝐺𝑆
𝑅𝑠
= −
−2,587
1×103
= 2,587𝑚𝐴 = IDQ 
Determinação de VDS: 
Escrevemos a equação da malha dreno-fonte. 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝑆 × 𝑅𝑆 
Mas como ID = IS: 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝐷 × 𝑅𝑆 
𝑉𝐷𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷(𝑅𝐷 + 𝑅𝑆) 
𝑉𝐷𝑆 = 20 − 2,587 × 10
3(3,3 + 1) × 103 
𝑉𝐷𝑆 = 8,876𝑉 
Determinação de VD: 
𝑉𝐷 = 𝑉𝐷𝐷 − 𝐼𝐷 × 𝑅𝐷 
𝑉𝐷 = 20 − 2,587 × 10
−3 × 3,3 × 103 = 11,463𝑉 
 
27 
 
Determinação de VS: 
𝑉𝑆 = 𝐼𝐷 × 𝑅𝑆 
𝑉𝑆 = 2,587 × 1 × 10
3 = 2,587𝑉 
A partir da equação de Shockley e os valores de IDSS e VP é possível traçar a curva VGS  ID. 
A reta de autopolarização é dada pela equação: 
𝐼𝐷 = −
𝑉𝐺𝑆
1 × 103
 
Para VGS = 0 temos ID = 0, o que define o primeiro ponto da reta na origem do gráfico ID – VGS. 
O segundo ponto é dado pelos valores de VGSQ e IDQ calculados anteriormente. O gráfico resultante está 
representado na Figura 26. 
 
Figura 26 – Esboço da curva característica ID – VGS e da reta de autopolarização do circuito da Figura 31 
 
 
 
 
 
 
 
 
IDQ = 2,587mA 
VGSQ = - 2,587V 
28 
 
2) Polarização por divisor de tensão 
A polarização por divisor de tensão aplicada aos amplificadores com TJB também é aplicada aos 
amplificadores com FET. O circuito do amplificador transistorizado com divisor de tensão de base é 
mostrado na Figura 27. 
 
Figura 27 - Configuração de polarização por divisor de tensão 
Nesta configuração, a tensão de porta assume um valor positivo estipulado pelo divisor de tensão 
formado pelos resistores de porta R1 e R2. 
A tensão VGS agora é determinada pelo valor da tensão VG estabelecido na porta pelo divisor de tensão 
e a tensão da fonte VS que está sobre o resistor de fonte RS. 
 
 
 
 
 
 
 
 
 
 
 
 
29 
 
Exemplo de análise da configuração por divisor de tensão de JFETs 
Determinar a corrente de dreno quiescente, (IDQ), a tensão entre porta e fonte quiescente (VGSQ), a 
tensão de dreno (VD), a tensão de fonte (VS) e a tensão entre dreno e fonte (VDS) para o circuito 
transistorizado da Figura 28, sabendo que IDSS = 8mA e Vp = - 4V. Esboce a curva ID – VGS e a reta de 
polarização do amplificador, indicando IDQ e VGSQ. 
 
 
Figura 28 - Circuito do exemplo de análise da configuração por divisor de tensão 
Tensão de porta: 
𝑉𝐺 = 𝑉𝐷𝐷 ×
𝑅2
𝑅1 + 𝑅2
 
𝑉𝐺 = 16 ×
270 × 103
2,1 × 106 + 270 × 103
= 1,823𝑉 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝑉𝑆 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝐼𝐷 × 𝑅𝑆 
𝑉𝐺𝑆 = 1,823 − 𝐼𝐷 × 1,5 × 10
3 
𝐼𝐷 =
1,823 − 𝑉𝐺𝑆
1,5 × 103
 
 
 
 
 
 
30 
 
Substituindo na equação de Shockley: 
1,823 − 𝑉𝐺𝑆
1,5 × 103
= 8 × 103 (1 −
𝑉𝐺𝑆
−4
)
2
 
1,823 − 𝑉𝐺𝑆 = 12(1 + 0,25𝑉𝐺𝑆)
2 
1,823 − 𝑉𝐺𝑆 = 12(1 + 0,5𝑉𝐺𝑆 + 62,5 × 10
3𝑉𝐺𝑆
2 ) 
1,823 − 𝑉𝐺𝑆 = 12 + 6𝑉𝐺𝑆 + 0,75𝑉𝐺𝑆
2 
0,75𝑉𝐺𝑆
2 + 7𝑉𝐺𝑆 + 10,177 = 0 
As respostas da equação quadrática são VGS = -1,802V e VGS = -7,532V 
Como a tensão de pinch-off do JFET é VP = -4V, a única gama válida de VGS é de a 0 a -4V, assim: 
VGS = -1,801V = VGSQ 
Determinação de IDQ: 
Para descobrir IDQ substituímos o valor de VGSQ na equação de ID deduzida anteriormente. 
𝐼𝐷𝑄 =
1,823 − 𝑉𝐺𝑆
1,5 × 103
=
1,823 − (−1,801)
1,5 × 103
= 2,42𝑚𝐴 
Determinação de VD: 
𝑉𝐷 = 𝑉𝐷𝐷 − 𝐼𝐷 × 𝑅𝐷 
𝑉𝐷 = 16 − 2,42 × 10
−3 × 2,4 × 103 = 10,192𝑉 
Determinação de VS: 
𝑉𝑆 = 𝐼𝐷 × 𝑅𝑆 
𝑉𝑆 = 2,42 × 1,5 × 10
3 = 3,63𝑉 
𝑉𝐷𝑆 = 𝑉𝐷 − 𝑉𝑆 = 10,192 − 3,63 = 6,562𝑉 
Determinação de VDS: 
Escrevemos a equação da malha Dreno-Fonte. 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝑆 × 𝑅𝑆 
Mas como ID = IS: 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝐷 × 𝑅𝑆 
𝑉𝐷𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷(𝑅𝐷 + 𝑅𝑆) 
 
 
31 
 
A partir da equação de Shockley e os valores de IDSS e VP é possível traçar a curva VGS  ID. 
Há duas maneiras para a determinação da reta de polarização, porém em ambos os casos, a origem da 
reta é obtida usando-se novamente a equação do cálculo da tensão VGS: 
𝑉𝐺𝑆 = 1,823 − 1,5 × 10
3 × 𝐼𝐷 
A origem da reta de polarização no eixo VGS é obtida ao se fazer ID = 0A: 
𝑉𝐺𝑆 = 1,823 − 1,5 × 10
3 × 0 
VGS = 1,823 V = VG 
A primeira forma de obter a reta é marcar na curva ID – VGS o ponto quiescente Q a partir dos valores 
calculados de IDQ e VGSQ e traçar a reta a partir de seu início no eixo VGS até interceptar o ponto Q na 
curva ID – VGS. 
E a segunda forma de obter a reta de polarização consiste o ponto onde a reta intercepta o eixo ID. 
Para tanto, faz-se VGS = 0V: 
0 = 1,823 − 1,5 × 103 × 𝐼𝐷 
𝐼𝐷 =
1,823
1,5 × 103
= 1,215𝑚𝐴 
Assim, traça -se a reta a partir do seu início no eixo VGS até onde intercepta o valor no eixo ID calculado 
e prolongar ela até interceptar a curva ID – VGS, onde também se obtém os valores de IDQ e VGSQ. 
O gráfico resultante estárepresentado na Figura 29. 
 
 
Figura 29 – Esboço da curva característica ID – VGS e da reta de polarização do circuito da Figura 34 
 
IDQ =2,42mA 
ID = 1,215mA (VGS = 0V) 
VG = 1,823V 
(ID = 0 mA) 
VGSQ = -1,801V 
32 
 
Amplificadores com JFETS 
Anteriormente foi efetuada a análise da polarização dos JFETs, a qual se caracteriza pela verificação do 
ponto de operação quiescente do dispositivo em função da(s) fontes(s) de alimentação e resistores, 
mas também o cálculo dos resistores necessários para colocá-lo (ou polarizá-lo) em um ponto de 
operação específico. 
A polarização é definida como a análise em corrente contínua ou análise CC do circuito. Porém se o 
objetivo é que o circuito opere como amplificador, deve ser efetuada a análise em corrente alternada 
ou análise CA do circuito. Essa análise exige o desenvolvimento de um modelo CA, também 
denominado de modelo de pequenos sinais para o JFET. 
Tal como na análise em CC, onde uma tensão CC entre a porta e a fonte controla uma corrente CC de 
dreno e a fonte, que é dada pela equação de Shockley, na análise CA teremos uma tensão CA entre a 
porta e a fonte controlando uma corrente CA de dreno. 
Assim, a relação entre a corrente de dreno ID e a tensão porta-fonte em CA é denominada de fator de 
transcondutância ou simplesmente transcondutância, que é definida como: 
𝑔𝑚 =
𝑑𝐼𝐷
𝑑𝑉𝐺𝑆
 Equação ( 6 ) 
Observa-se que a transcondutância é a inclinação da reta tangente à curva ID x VGS estabelecida pela 
equação de Shockley 
Assim: 
𝑔𝑚 =
𝑑
𝑑𝑉𝐺𝑆
[𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑃
)
2
] 
E, portanto: 
𝑔𝑚 =
2𝐼𝐷𝑆𝑆
|𝑉𝑃|
(1 −
𝑉𝐺𝑆
𝑉𝑃
) Equação ( 7 ) 
➢ Onde |VP| representa somente a magnitude da tensão de pinch-off para garantir um valor 
positivo para gm. 
A máxima inclinação da reta ocorre no ponto onde VGS = 0V e define o valor da transcondutância 
máxima em um JFET no qual IDSS e VP foram especificados: 
𝑔𝑚 =
2𝐼𝐷𝑆𝑆
|𝑉𝑃|
(1 −
0
𝑉𝑃
) 
Logo: 
𝑔𝑚0 =
2𝐼𝐷𝑆𝑆
|𝑉𝑃|
 Equação ( 8 ) 
➢ Onde o subscrito “0” especifica a transcondutância para VGS = 0V. 
33 
 
Dessa maneira, a equação 6 pode ser dada também como: 
𝑔𝑚 = 𝑔𝑚0 (1 −
𝑉𝐺𝑆
𝑉𝑃
) Equação ( 9 ) 
Nos datasheets dos JFETs transcondutância é normalmente dada como gfs ou yfs, significando que a 
transcondutância está contida em uma admitância. 
➢ O subscrito “f” vem de forward (direto) e significa a condutância de transferência direta, 
enquanto que o “s” vem de short circuit (curto circuito) indicando que a porta está conectada à 
fonte. 
Equacionando, vem: 
𝑔𝑚 = 𝑔𝑓𝑠 = 𝑦𝑓𝑠 Equação ( 10 ) 
Relação entre ID e gm 
Podemos estabelecer a relação entre a corrente de dreno ID e a transcondutância gm se primeiramente 
manipularmos a equação de Shockley reescrevendo-a da seguinte forma: 
1 −
𝑉𝐺𝑆
𝑉𝑃
= √
𝐼𝐷
𝐼𝐷𝑆𝑆
 Equação ( 11 ) 
E substituindo na Equação 8: 
𝑔𝑚 = 𝑔𝑚0√
𝐼𝐷
𝐼𝐷𝑆𝑆
 Equação ( 12 ) 
Impedância de entrada do JFET (Zi) 
A impedância de entrada dos JFETs comerciais é suficientemente alta para considerarmos que se 
aproxima de um circuito aberto, ou seja: 
 
𝑍𝑖 = ∞Ω Equação ( 13 ) 
 
Um valor usual de Zi para JFETs é 109Ω (1000 MΩ). 
 
 
 
 
 
34 
 
Impedância de saída do JFET (Zo) 
A impedância de saída dos JFETs é normalmente fornecida nos datasheets como gos ou gfs, sendo a 
unidade o μS. Tal como no caso da transcondutância, gos ou gfs faz parte de uma admitância. 
➢ O subscrito “o” de output (saída) indica que é um parâmetro de saída e “s” vem de source 
(fonte) indicando que se refere ao terminal de fonte. 
Assim: 
𝑍𝑜 = 𝑟𝑑 =
1
𝑔𝑜𝑠
=
1
𝑦𝑜𝑠
 Equação ( 14 ) 
A impedância de saída é definida nas curvas de ID x VGS como a inclinação da curva característica no 
ponto de operação. Assim tem-se que: 
𝑟𝑑 =
Δ𝑉𝐷𝑆
Δ𝐼𝐷
|
𝑉𝐺𝑆=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
 Equação ( 15 ) 
Esta situação é mostrada na Figura 30. 
 
Figura 30 – Definição de rd a partir das curvas características de dreno do JFET 
E quanto mais horizontal for a curva, maior a impedância de saída. Isso significa que se a curva for 
perfeitamente horizontal, que seria a situação ideal, a impedância de saída seria infinita. 
➢ É importante observar que VGS deve permanecer constante quando rd for determinada pela 
equação 14. 
Isso vem do fato que rd muda de uma região de operação para outra, sedo que valores menores de rd 
ocorrem para valores menores de VGS (próximos a 0V). 
 
 
 
 
35 
 
Análise CA das configurações de amplificadores com JFET 
A seguir serão efetuadas as análises em corrente alternada das configurações mais comumente 
empregadas de amplificadores com JFETs, que são: 
1. Configuração fonte-comum 
2. Configuração porta-comum 
3. Configuração dreno-comum 
O procedimento básico para a análise em todas as configurações consiste em: 
➢ Trocar o transistor pelo modelo CA. 
➢ Substituir as fontes de corrente contínua um curto circuito. 
➢ Substituir os capacitores por curto-circuito, pois considera-se suas reatâncias desprezíveis. 
Nestas análises pretende-se determinar as impedâncias de entrada de saída, a equação do ganho de 
tensão e as relações de fase entre o sinal na saída e na entrada dos amplificadores. 
Circuito equivalente CA do JFET 
A partir dos parâmetros estabelecidos, é possível construir um modelo para o JFET no domínio CA, que 
é composto pelos seguintes elementos: 
• Uma fonte de corrente controlada por tensão que estabelece o controle de ID por Vgs conectada 
do dreno D para a fonte S. 
• Um circuito aberto entre os terminais de porta G e fonte S representando a impedância de 
entrada. 
• O resistor rd conectado do dreno D para a fonte S representando a impedância de saída. 
A Figura 31 mostra o circuito equivalente CA composto pelos elementos descritos anteriormente. 
 
Figura 31 – Circuito equivalente CA do JFET 
➢ Observe que a seta da fonte de corrente aponta do dreno para a fonte para estabelecer uma 
defasagem de 180° entre as tensões de saída e de entrada. 
Nas análises que serão efetuadas a seguir, para simplificar a dedução das expressões que definem a 
impedância de saída e o ganho das configurações, irá se admitir que a impedância de carga RL dos 
amplificadores é infinita, isto é, não há RL conectada nos circuitos. 
• Após todas as deduções terem sido efetuadas, será discutido o efeito da impedância de carga 
RL e ela será acrescentada nas equações. 
- 
𝑉𝑟𝑑 
+ 
36 
 
1. Configuração fonte-comum 
A configuração fonte-comum tem esta denominação por apresentar o terminal da fonte do JFET 
conectado a um ponto comum à entrada e à saída do amplificador, ou estando em um potencial 
muito próximo a terra. 
Esta configuração pode empregar ou não um capacitor em paralelo com resistor de fonte RS. 
• A finalidade do capacitor é desacoplar o resistor de fonte, efetivamente conectando o terminal 
de fonte à terra em CA. 
1.1. Configuração fonte comum com autopolarização e RS e com capacitor de desacoplamento CS 
Nesta configuração fonte-comum com autopolarização, existe um capacitor que desacopla o resistor 
de fonte RS para corrente alternada. A Figura 32 mostra a configuração do circuito amplificador. 
 
Figura 32 – Configuração de amplificador com JFET fonte-comum com autopolarização e com capacitor 
de desacoplamento CS 
Após substituir a fonte de tensão e os capacitorespor curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 33 que será usado para a 
determinação das impedâncias de entrada Zi, de saída Zo e do ganho de tensão AV. 
 
 
Figura 33 – Circuito equivalente CA do amplificador fonte-comum com autopolarização e com 
capacitor de desacoplamento CS 
 
37 
 
Impedância de entrada Zi 
Como há um circuito aberto entre a porta e a fonte: 
𝑍𝑖 = 𝑅𝐺 Equação ( 16 ) 
Impedância de saída Zo 
A impedância de saída é determinada com a tensão de entrada sendo nula e, para zerar Vi, é 
necessário curto-circuitar ela. 
➢ No circuito equivalente de CA, isso significa conectar o terminal de porta a terra. Ao se fazer 
isso, Vgs também será igual a 0V. 
E com Vgs = 0, tem-se que: 
𝑔𝑚𝑉𝑔𝑠 = 0 Equação ( 17 ) 
Significando que a fonte de corrente equivale a um circuito aberto. E assim: 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 18 ) 
E se considerarmos que a impedância de saída ro do JFET for suficientemente alta, pelo menos 10 
vezes maior que RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 19 ) 
Ganho de tensão AV 
O ganho de tensão é a razão entre a tensão de saída Vo pela tensão de entrada Vi. 
Primeiramente determinamos Vo, que de acordo com a Figura 33 é dado por: 
𝑉𝑜 = −𝑉𝑅𝐷 
𝑉𝑜 = −𝑔𝑚𝑉𝑔𝑠(𝑟𝑑‖𝑅𝐷) 
Mas como: 
𝑉𝑔𝑠 = 𝑉𝑖 
Tem-se que: 
𝑉𝑜 = −𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝐷) 
Logo: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) Equação ( 20 ) 
➢ Se considerarmos 𝑟𝑑 ≥ 10𝑅𝐷 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 Equação ( 21 ) 
38 
 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
1.2. Configuração fonte-comum com autopolarização e RS sem capacitor de desacoplamento CS 
Nesta configuração fonte-comum com autopolarização não há o capacitor de desacoplamento CS em 
paralelo com o resistor de fonte RS, tal como mostra a Figura 34. 
 
Figura 34 - Configuração de amplificador com JFET fonte comum com autopolarização e sem o 
capacitor de desacoplamento CS 
Agora sem o capacitor de desacoplamento, o resistor de fonte RS não é mais curto circuitado e fará 
parte do circuito equivalente CA. 
Substituindo a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 35 que será usado para a 
determinação das impedâncias de entrada Zi e de saída Zo. 
 
Figura 35 – Circuito equivalente CA do amplificador fonte-comum com autopolarização e sem 
capacitor de desacoplamento CS para determinação de Zi e Zo. 
Impedância de entrada Zi 
Tal como no caso anterior, há um circuito aberto entre a porta e a fonte: 
𝑍𝑖 = 𝑅𝐺 Equação ( 22 ) 
+ 
 
- 
39 
 
A impedância de saída é determinada com a tensão de entrada sendo nula, ou seja, Vi = 0. Assim: 
𝑍𝑜 =
𝑉𝑜
𝐼𝑜
|
𝑉𝑖=0
= −
𝐼𝐷𝑅𝐷
𝐼𝑜
 Equação ( 23 ) 
Devemos tentar encontrar uma expressão para Io em termos de ID. Aplicando a lei das correntes de 
Kirchhoff ao nó “a”: 
𝐼𝑜 + 𝐼𝐷 − 𝐼𝑟𝑑 − 𝑔𝑚𝑉𝑔𝑠 = 0 
𝐼𝑜 = 𝑔𝑚𝑉𝑔𝑠+𝐼𝑟𝑑 − 𝐼𝐷 
Sabendo que 𝑉𝑔𝑠 = 𝑉𝑔 − 𝑉𝑆 
Porém Vi = 0 implica que Vg = 0 de modo que: 
𝑉𝑔𝑠 = 0 − 𝑉𝑆 onde 𝑉𝑠 = 𝑉𝑅𝑆 e assim: 
𝑉𝑔𝑠 = −𝑉𝑅𝑆 ou então 𝑉𝑅𝑆 = −𝑉𝑔𝑠 
E que 𝑉𝑜 = 𝑉𝑟𝑑 + 𝑉𝑅𝑆 
Logo: 
𝑉𝑜 = 𝑉𝑟𝑑 − 𝑉𝑔𝑠 ou mesmo 𝑉𝑟𝑑 = 𝑉𝑜 + 𝑉𝑔𝑠 
Mas também: 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
=
𝑉𝑜 + 𝑉𝑔𝑠
𝑟𝑑
 
E como: 
𝑉𝑜 = −𝑉𝑅𝐷 = −𝐼𝐷𝑅𝐷 
Logo temos: 
𝐼𝑟𝑑 =
−𝐼𝐷𝑅𝐷 + 𝑉𝑔𝑠
𝑟𝑑
 
Substituindo o termo anterior na equação nodal: 
𝐼𝑜 = 𝑔𝑚𝑉𝑔𝑠 +
(−𝐼𝐷𝑅𝐷) + 𝑉𝑔𝑠
𝑟𝑑
− 𝐼𝐷 
𝐼𝑜 = 𝑔𝑚𝑉𝑔𝑠 −
𝐼𝐷𝑅𝐷
𝑟𝑑
+
𝑉𝑔𝑠
𝑟𝑑
− 𝐼𝐷 
𝐼𝑜 = (𝑔𝑚 +
1
𝑟𝑑
) 𝑉𝑔𝑠 −
𝐼𝐷𝑅𝐷
𝑟𝑑
− 𝐼𝐷 
E como já sabemos que: 
𝑉𝑔𝑠 = −𝑉𝑅𝑆 = −(𝐼𝑜 + 𝐼𝐷)𝑅𝑆 
40 
 
Temos: 
𝐼𝑜 = − (𝑔𝑚 +
1
𝑟𝑑
) (𝐼𝑜 + 𝐼𝐷)𝑅𝑆 −
𝐼𝐷𝑅𝐷
𝑟𝑑
− 𝐼𝐷 
Agrupando os termos: 
𝐼𝑜 + (𝑔𝑚 +
1
𝑟𝑑
) 𝐼𝑜𝑅𝑆 = − (𝑔𝑚 +
1
𝑟𝑑
) 𝐼𝐷𝑅𝑆 −
𝐼𝐷𝑅𝐷
𝑟𝑑
− 𝐼𝐷 
𝐼𝑜 [1 + (𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)] = −𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
) 
𝐼𝑜 =
−𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
E como estipulado no início da análise pela Equação (23) repetida aqui: 
𝑍𝑜 = −
𝐼𝐷𝑅𝐷
𝐼𝑜
 
𝑍𝑜 =
−𝐼𝐷𝑅𝐷
−𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
Por fim: 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 Equação ( 24 ) 
Podemos simplificar a equação da impedância de saída se admitirmos que: 
𝑟𝑑 ≥ 10 × 𝑅𝐷 
Significa que: 
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
) ≫
𝑅𝐷
𝑟𝑑
 
E também se: 
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
≅ 1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
Resulta em: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 25 ) 
 
41 
 
Ganho de tensão AV 
Para a determinação do ganho de tensão, vamos utilizar novamente o circuito equivalente CA do 
amplificador, porém somente com as tensões e correntes necessárias para o equacionamento, tal 
como mostra a Figura 36. 
 
Figura 36 – Circuito equivalente CA do amplificador fonte-comum com JFET para a determinação do 
ganho de tensão 
Novamente aplicando a lei das correntes de Kirchhoff ao nó “a”: 
𝐼𝐷 − 𝐼𝑟𝑑 − 𝑔𝑚𝑉𝑔𝑠 = 0 
𝐼𝐷 = 𝐼𝑟𝑑 + 𝑔𝑚𝑉𝑔𝑠 =
𝑉𝑟𝑑
𝑟𝑑
+ 𝑔𝑚𝑉𝑔𝑠 
E como: 
𝑉𝑟𝑑 = 𝑉𝑜 − 𝑉𝑅𝑠 = 𝑉𝑜 − 𝐼𝐷𝑅𝑆 
𝑉𝑜 = −𝑉𝑅𝐷 = −𝐼𝐷𝑅𝐷 
𝑉𝑔 = 𝑉𝑖 
𝑉𝑆 = 𝑉𝑅𝑆 = 𝐼𝐷𝑅𝑆 
Substituindo as tensões na equação nodal: 
𝐼𝐷 =
−𝐼𝐷𝑅𝐷 − 𝐼𝐷𝑅𝑆
𝑟𝑑
+ 𝑔𝑚(𝑉𝑖 − 𝐼𝐷𝑅𝑆) 
Coletando os termos: 
𝐼𝐷 + 𝑔𝑚𝐼𝐷𝑅𝑆 +
𝐼𝐷𝑅𝐷 + 𝐼𝐷𝑅𝑆
𝑟𝑑
= 𝑔𝑚𝑉𝑖 
𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
) = 𝑔𝑚𝑉𝑖 
𝐼𝐷 =
𝑔𝑚𝑉𝑖
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
42 
 
Mas como: 
𝑉𝑜 = −𝐼𝐷𝑅𝐷 
𝑉𝑜 = −
𝑔𝑚𝑉𝑖
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
∙ 𝑅𝐷 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 Equação ( 26 ) 
E admitindo que: 
𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 Equação ( 27 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
Comparação entre os ganhos das configurações com autopolarização com CS e sem CS 
Vamos comparar as equações dos ganhos das configurações com autopolarização com e sem o 
capacitor de desacoplamento CS, ou seja: 
Ganho de tensão AV para autopolarização com CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 para 𝑟𝑑 ≥ 10𝑅𝐷 
Ganho de tensão AV para autopolarização sem CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 para 𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
➢ Observamos que o ganho do amplificador com CS é maior do que o ganho do amplificador sem 
o capacitor Cs. 
 
 
43 
 
1.3. Configuração fonte-comum usando divisor de tensão de porta e RS tendo capacitor de 
desacoplamento CS 
O circuito do amplificador na configuração fonte-comum com JFET empregando divisor de tensão na 
porta e tendo capacitor de desacoplamento para o resistor RSé mostrado na Figura 37 
 
Figura 37 - Configuração de amplificador fonte-comum com JFET usando divisor de tensão de porta e 
tendo capacitor de desacoplamento CS 
Após substituir a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 38 que será usado para a 
determinação das impedâncias de entrada Zi, de saída Zo e do ganho de tensão AV. 
 
Figura 38 - Circuito equivalente CA do amplificador fonte-comum com JFET usando divisor de tensão 
na porta e tendo capacitor de desacoplamento CS 
Observa-se que, à exceção dos resistores R1 e R2 na entrada do circuito do amplificador, o restante do 
circuito equivalente CA do amplificador é igual ao da configuração com autopolarização com capacitor 
de desacoplamento CS. 
Impedância de entrada Zi 
Como os resistores R1 e R2 que formam o divisor de tensão de porta ficam efetivamente em paralelo 
com a entrada do modelo equivalente CA do JFET, a impedância de entrada será: 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 28 ) 
 
44 
 
Como observado anteriormente, a parcela correspondente à saída do circuito equivalente CA do 
amplificador com divisor de tensão de porta é igual à do amplificador com autopolarização, 
significando que a dedução da impedância de saída e ganho de tensão são exatamente iguais, assim: 
Impedância de saída Zo 
A impedância de saída é determinada com Vi = 0, significando que Vgs e gmVgs também são iguais a 
zero, logo: 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 29 ) 
E se rd ≥ 10RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 30) 
Ganho de tensão AV 
𝑉𝑜 = −𝑔𝑚𝑉𝑔𝑠(𝑟𝑑‖𝑅𝑑) 
Sendo Vgs = Vi 
Logo: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) Equação ( 31 ) 
E se rd ≥ 10RD: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 Equação ( 32 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
 
 
 
 
 
 
 
 
 
45 
 
1.4. Configuração fonte-comum com divisor de tensão na porta e RS sem capacitor de 
desacoplamento CS 
O circuito do amplificador na configuração fonte-comum com JFET empregando divisor de tensão na 
porta sem capacitor de desacoplamento para o resistor RS é mostrado na Figura 39: 
 
Figura 39 - Configuração de amplificador fonte-comum com JFET com divisor de tensão na porta e sem 
o capacitor de desacoplamento CS 
Após substituir a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito do amplificador para a análise em CA mostrado na Figura 40. 
 
Figura 40 - Circuito equivalente CA do amplificador fonte-comum com JFET com divisor de tensão na 
porta e sem capacitor de desacoplamento CS 
Mais uma vez observamos à exceção dos resistores R1 e R2 na entrada do circuito do amplificador, o 
restante do circuito equivalente CA do amplificador é igual ao da configuração com autoploarização 
sem o capacitor de desacoplamento CS. 
Impedância de entrada Zi 
Como os resistores R1 e R2 que formam o divisor de tensão de estão em paralelo com a entrada do 
modelo equivalente CA do JFET, a impedância de entrada será: 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 33 ) 
46 
 
E as deduções da impedância de saída e do ganho são as mesmas já efetuadas para a configuração 
com autoploarização sem o capacitor de desacoplamento CS. Logo: 
Impedância de saída Zo 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 Equação ( 34 ) 
Para o caso de: 
𝑟𝑑 ≥ 10 × 𝑅𝐷 
Temos para os termos do denominador que: 
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
) ≥
𝑅𝐷
𝑟𝑑
 
E assim podemos aproximá-lo para: 
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
≅ 1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
O que resulta na simplificação da impedância de saída para: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 35 ) 
Ganho de tensão AV 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
E admitindo que: 
𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 Equação ( 36 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
 
 
 
 
 
47 
 
Comparação entre os ganhos das configurações com divisor de tensão de porta com CS e sem CS 
Vamos comparar as equações dos ganhos das configurações com divisor de tensão com e sem o 
capacitor de desacoplamento CS, ou seja: 
• Ganho de tensão AV para divisor de tensão com CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
E: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 para rd ≥ 10RD 
• Ganho de tensão AV para divisor de tensão sem CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
E: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 com 𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
Observamos que o ganho do amplificador com CS é maior do que o ganho do amplificador sem o 
capacitor Cs 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
48 
 
2. Configuração porta-comum 
A configuração porta-comum tem esta denominação por apresentar o terminal da porta do JFET 
conectado a um ponto comum à entrada e à saída do amplificador ou estando em um potencial muito 
próximo a terra. Esta configuração pode empregar ou não um capacitor em conectado entre a porta e 
a terra, sendo a finalidade do capacitor desacoplar o(s) resistor(es) de porta, caso exista(m) e 
efetivamente conectando o terminal de porta à terra em CA. 
O circuito do amplificador JFET na configuração porta-comum é mostrado na Figura 41. 
 
Figura 41 – Configuração de amplificador com JFET na configuração porta-comum 
Após substituir a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 42, que será usado para a 
determinação das impedâncias de entrada Zi, de saída Zo e do ganho de tensão AV. 
 
Figura 42 - Circuito equivalente CA do amplificador porta comum com JFET 
Como a entrada de sinal na configuração base comum é no terminal de fonte e a saída de sinal no 
terminal de dreno, o resultado é que no equivalente CA não há mais a isolação entre a entrada e saída 
do circuito devido à presença da fonte de corrente controlada estar conectada diretamente entre os 
terminais de dreno e fonte. 
 
 
 
 
 
 
49 
 
Impedância de entrada Zi 
Da figura 46, vemos que o resistor de fonte RS está conectado em paralelo com a impedância 
equivalente do circuito Zi’ que é formada pela fonte gmVgs, a resistência de saída rd do JFET e o resistor 
de dreno RD. Assim, a impedância de entrada será formada pela associação em paralelo de RS com Z’i. 
Vamos denominar esta impedância equivalente de Z’i e, para encontrá-la, podemos redesenhar o 
circuito visto por RS de acordo como mostra a Figura 43. 
 
Figura 43 – Circuito para determinação da impedância Z’i 
Sabendo que a impedância na entrada de um circuito é dada pela razão entre a tensão e corrente na 
entrada deste circuito, vamos estabelecer uma tensão V’ e uma corrente I’ na entrada do circuito da 
Figura 47. 
E aplicando a lei das correntes de Kirchhoff ao nó “a”: 
𝐼′ − 𝐼𝑟𝑑 + 𝑔𝑚𝑉𝑔𝑠 = 0 
𝐼′ = 𝐼𝑟𝑑 − 𝑔𝑚𝑉𝑔𝑠 
E como: 
𝑉′ = 𝑉𝑟𝑑 + 𝑉𝑅𝐷 ou então 𝑉𝑟𝑑 = 𝑉
′ − 𝑉𝑅𝐷 
Sendo que: 
𝑉𝑅𝐷 = 𝐼′𝑅𝐷 
Logo: 
𝑉𝑟𝑑 = 𝑉
′ − 𝐼′𝑅𝐷Mas também sabendo que: 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
=
𝑉′ − 𝐼′𝑅𝐷
𝑟𝑑
 
𝑉𝑔𝑠 = −𝑉
′ 
 
50 
 
Assim, substituindo as expressões anteriores na equação nodal: 
𝐼′ =
𝑉′ − 𝐼′𝑅𝐷
𝑟𝑑
− 𝑔𝑚(−𝑉′) 
𝐼′ =
𝑉′
𝑟𝑑
−
𝐼′𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑉′ 
Coletando os termos: 
𝐼′ +
𝐼′𝑅𝐷
𝑟𝑑
= 𝑔𝑚𝑉
′ +
𝑉′
𝑟𝑑
 
𝐼′ (1 +
𝑅𝐷
𝑟𝑑
) = 𝑉′ (𝑔𝑚 +
1
𝑟𝑑
) 
𝑍𝑖
′ =
𝑉′
𝐼′
=
1 +
𝑅𝐷
𝑟𝑑
𝑔𝑚 +
1
𝑟𝑑
=
𝑟𝑑 + 𝑅𝐷
1 + 𝑔𝑚𝑟𝑑
 Equação ( 37 ) 
E como a impedância de entrada Zi do circuito equivalente tem CA é o paralelo da resistência RS com a 
impedância Z’i: 
𝑍𝑖 = 𝑅𝑆‖𝑍𝑖
′ 
Resulta em: 
𝑍𝑖 = 𝑅𝑆|| (
𝑟𝑑 + 𝑅𝐷
1 + 𝑔𝑚𝑟𝑑
) Equação ( 38 ) 
Se admitirmos que 𝑟𝑑 ≥ 10𝑅𝐷 temos que 
𝑅𝐷
𝑟𝑑
≪ 1 e sendo 
1
𝑟𝑑
≪ 𝑔𝑚 , a Equação 37 pode ser 
aproximada para: 
𝑍𝑖
′ =
𝑉′
𝐼′
=
1 +
𝑅𝐷
𝑟𝑑
𝑔𝑚 +
1
𝑟𝑑
≅
1
𝑔𝑚
 
E assim temos a seguinte aproximação para Zi: 
𝑍𝑖 ≅ 𝑅𝑆||
1
𝑔𝑚
 Equação ( 39 ) 
 
 
 
 
 
51 
 
Impedância de saída Zo 
A impedância de saída é determinada com Vi = 0, significando que Vgs e gmVgs também são iguais a 
zero, logo: 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 40 ) 
E se rd ≥ 10RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 41 ) 
Ganho de tensão AV 
Para a determinação do ganho de tensão, vamos utilizar novamente o circuito equivalente CA do 
amplificador, porém somente com as tensões e correntes necessárias para o equacionamento, tal 
como mostra a Figura 44. 
 
Figura 44 - Circuito equivalente CA do amplificador porta-comum com JFET para a determinação do 
ganho de tensão 
Aplicando a lei das correntes de Kirchhoff no nó “b”: 
𝐼𝐷 − 𝑔𝑚𝑉𝑔𝑠 − 𝐼𝑟𝑑 = 0 
𝐼𝐷 = 𝐼𝑟𝑑𝑔𝑚 + 𝑉𝑔𝑠 
E como: 
𝑉𝑔𝑠 = −𝑉𝑖 
𝑉𝑟𝑑 = 𝑉𝑜 − 𝑉𝑖 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
=
𝑉𝑜 − 𝑉𝑖
𝑟𝑑
 
Substituindo na equação nodal: Mas Também: 
𝐼𝐷 =
𝑉𝑜 − 𝑉𝑖
𝑟𝑑
+ 𝑔𝑚(−𝑉𝑖) 
 
 
52 
 
Mas Também: 
𝑉𝑜 = −𝑉𝑅𝐷 = −𝐼𝐷𝑅𝐷 
𝑉𝑜 = − (
𝑉𝑜 − 𝑉𝑖
𝑟𝑑
− 𝑔𝑚𝑉𝑖) 𝑅𝐷 
𝑉𝑜 =
𝑉𝑖𝑅𝐷
𝑟𝑑
−
𝑉𝑜𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑅𝐷𝑉𝑖 
𝑉𝑜 +
𝑉𝑜𝑅𝐷
𝑟𝑑
=
𝑉𝑖𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑅𝐷𝑉𝑖 
𝑉𝑜 (1 +
𝑅𝐷
𝑟𝑑
) = 𝑉𝑖 (
𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑅𝐷) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
(𝑔𝑚𝑅𝐷 +
𝑅𝐷
𝑟𝑑
)
(1 +
𝑅𝐷
𝑟𝑑
)
 Equação ( 42 ) 
E se rd ≥ 10RD: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= 𝑔𝑚𝑅𝐷 Equação ( 43 ) 
Relação de fase 
O ganho de tensão AV sendo positivo significa que os sinais de entrada e saída estão em fase na 
configuração porta comum. 
 
 
 
 
 
 
 
 
 
 
 
 
53 
 
3. Configuração dreno-comum (ou seguidor de fonte) 
A configuração dreno comum tem esta denominação por apresentar o terminal do dreno do JFET 
conectado a um ponto comum à entrada e à saída do amplificador. O circuito do amplificador dreno-
comum é mostrado na Figura 45. 
 
Figura 45 - Configuração de amplificador com JFET na configuração dreno comum 
Como o termina de dreno apresenta-se diretamente conectado à fonte de alimentação VDD, esse fato 
não é aparente no circuito com o símbolo do JFET da Figura 49. No entanto, mesmo que não seja 
explicitamente mostrado no circuito, sempre existe um capacitor conectado entre o terminal de dreno 
e a terra que em correte alternada irá efetivamente conectar o terminal de dreno a terra. 
Observe também que nessa configuração, a saída de tensão é obtida do terminal de fonte do JFET. 
No entanto, a designação “dreno-comum” torna-se evidente quando os capacitores de 
desacoplamento e a fonte de alimentação são curto-circuitados para se obter o modelo CA do 
amplificador, o qual é mostrado na Figura 46. 
 
Figura 46 - Circuito equivalente CA do amplificador dreno-comum com JFET 
No modelo CA do amplificador dreno-comum devido a escolha do terminal de terra estar localizado na 
parte inferior do esquema, a fonte de corrente controlada é disposta com a seta indicativa do sentido 
da corrente apontando para cima. 
Impedância de entrada Zi 
Do circuito equivalente, como há um circuito aberto entre a porta e a fonte: 
𝑍𝑖 = 𝑅𝐺 Equação ( 44 ) 
54 
 
Impedância de saída Zo 
Ao estabelecermos que Vi =0V o terminal da porta ficará diretamente conectado a terra, e assim o 
circuito equivalente CA pode ser redesenhado tal como mostra a Figura 47. 
 
Figura 47 – Circuito equivalente CA para a determinação da impedância de saída Zo 
Logo: 
𝑍𝑜 =
𝑉𝑜
𝐼𝑜
|
𝑉𝑖=0
 Equação ( 45 ) 
Aplicando0 a lei das correntes de Kirchhoff ao nó “S” vem: 
𝐼𝑜 + 𝑔𝑚𝑉𝑔𝑠 − 𝐼𝑟𝑑 − 𝐼𝑆 = 0 
𝐼𝑜 = 𝐼𝑟𝑑 + 𝐼𝑆 − 𝑔𝑚𝑉𝑔𝑠 
Sendo: 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
 
𝐼𝑆 =
𝑉𝑅𝑆
𝑅𝑆
 
𝑉𝑟𝑑 = 𝑉𝑅𝑆 = 𝑉𝑜 
Substituindo na equação nodal: 
𝐼𝑜 =
𝑉𝑜
𝑟𝑑
+
𝑉𝑜
𝑅𝑆
− 𝑔𝑚(−𝑉𝑜) 
𝐼𝑜 = 𝑉𝑜 (
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚) 
𝑍𝑜 =
𝑉𝑜
𝐼𝑜
=
𝑉𝑜
𝑉𝑜 (
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚)
 
𝑍𝑜 =
1
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚
=
1
1
𝑟𝑑
+
1
𝑅𝑆
+
1
1 𝑔𝑚⁄
 
 
55 
 
Sendo que essa equação para Zo equivale à associação em paralelo de três resistências: 
𝑍𝑜 = 𝑟𝑑‖𝑅𝑆‖1 𝑔𝑚⁄ Equação ( 46 ) 
Ganho de tensão AV 
A partir do circuito equivalente CA, a tensão de saída Vo é dada por: 
𝑉𝑜 = 𝑔𝑚𝑉𝑔𝑠 × (𝑟𝑑‖𝑅𝑆) 
Mas como: 
𝑉𝑔𝑠 = 𝑉𝐺 − 𝑉𝑆 
𝑉𝐺 = 𝑉𝑖 
𝑉𝑆 = 𝑉𝑜 
Tem-se: 
𝑉𝑔𝑠 = 𝑉𝑖 − 𝑉𝑜 
Logo: 
𝑉𝑜 = 𝑔𝑚(𝑉𝑖 − 𝑉𝑜)(𝑟𝑑‖𝑅𝑆) 
𝑉𝑜 = 𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝑆) − 𝑔𝑚𝑉𝑜(𝑟𝑑‖𝑅𝑆) 
𝑉𝑜 − 𝑔𝑚𝑉𝑜(𝑟𝑑‖𝑅𝑆) = 𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝑆) 
𝑉𝑜[1 + 𝑔𝑚(𝑟𝑑‖𝑅𝑆)] = 𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
𝑔𝑚(𝑟𝑑‖𝑅𝑆)
1 + 𝑔𝑚(𝑟𝑑‖𝑅𝑆)
 Equação ( 47 ) 
E se rd ≥ 10RS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
≅
𝑔𝑚𝑅𝑆
1 + 𝑔𝑚𝑅𝑆
 Equação ( 48 ) 
Como nas equações 45 e 46 os denominadores são sempre maiores que os numeradores por um fator 
igual a 1, o ganho da configuração dreno comum é sempre menor do que 1. 
Relação de fase 
O ganho de tensão AV sendo positivo, significa que os sinais de entrada e saída estão em fase na 
configuração porta comum. 
Considerando a situação onde os valores de gm e RS sejam tais que o ganho de tensão fique próximo da 
unidade, a tensão na saída terá a mesma fase e praticamente a mesma amplitude da tensão de 
entrada, diz-se que tensão de saída na fonte segue a tensão na entrada. 
Essa é a origem do nome alternativo “seguidor de fonte” para a configuração. 
56 
 
Efeitos das resistências de carga RL e resistência interna do gerador RS 
Até agora todos parâmetros dos amplificadores foram determinados para o caso sem carga, isto é, 
com o terminal de saída aberto e considerando o sinal de entrada sendo aplicado por um gerador 
ideal, significando que sua resistência interna é nula. 
Para se efetuar a análise dos efeitos da resistência de carga e da resistência interna do gerador 
devemos empregar o modelo CA conectando uma resistência de carga RL na saída do modelo CA do 
amplificador, bem como inserir uma resistência em série com o gerador RS e a entrada do modelo CA 
e efetuar análises semelhantes às efetuadas para as condições sem RL e RS. 
Já para a determinação do ganho, além do método anterior, podemos empregar uma segunda 
possibilidade que consiste em empregar o modelo equivalente do sistema de duas portas do 
amplificador, juntamente com os parâmetrosdeterminados para a situação sem as resistências de 
carga e do gerador. 
Sistemas de duas portas 
Há muitas situações onde somente temos à disposição as características dos terminais de um sistema 
ao invés das características dos componentes individuais dele. Um sistema desse tipo é representado 
na Figura 48. 
 
Figura 48 - Representação na forma de diagrama de blocos dos amplificadores 
O sistema da Figura 48 é denominado de sistema de duas portas pelo fato de existirem dois conjuntos 
de terminais: um na entrada e outro na saída. 
O ganho dos amplificadores onde a resistência de carga é infinita e a resistência do gerador é nula é 
comumente denominado de ganho de tensão sem carga (no load) e tem a seguinte notação: 
𝐴𝑉𝑁𝐿 =
𝑉𝑜
𝑉𝑖
 Equação ( 49 ) 
 
 
 
 
 
57 
 
Para o caso dos amplificadores, temos que considerar os parâmetros relevantes que são esboçados 
dentro dos limites do sistema de duas portas, tal como mostra a Figura 49. 
 
Figura 49 – Elementos internos do sistema de duas portas de um amplificador 
A resistência de entrada Ri, a resistência de saída Ro e o ganho 𝐴𝑉𝑁𝐿são fornecidas ou determinadas na 
condição em que a resistência de carga é infinita e a resistência do gerador é nula. 
Assim, sem carga a tensão de saída do sistema é: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖 Equação ( 50 ) 
E como não há carga, a corrente de saída Io = 0A, resultando em: 
𝑉𝑅𝑜 = 𝐼𝑜 × 𝑅𝑜 = 0 × 𝑅𝑜 = 0𝑉 
A resistência de saída é definida com Vi = 0V, o que significa que: 
𝐴𝑉𝑁𝐿 × 𝑉𝑖 = 0 
E portando a fonte de tensão controlada 𝐴𝑉𝑁𝐿𝑉𝑖 pode ser substituída por um curto-circuito. O 
resultado é então: 
𝑍𝑜 = 𝑅𝑜 Equação ( 51 ) 
A resistência de entrada é definida pela lei de Ohm, sendo a razão entre a tensão de entrada Vi e a 
corrente de entrada: 
𝑍𝑖 =
𝑉𝑖
𝐼𝑖
= 𝑅𝑖 Equação ( 52 ) 
 
 
 
 
 
 
 
 
58 
 
Vamos agora aplicar uma resistência de carga ao sistema de duas portas, tal como mostra a Figura 50. 
 
Figura 50 – Aplicação de uma carga no sistema de duas portas do amplificador 
A tensão de saída será: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
 Equação ( 53 ) 
E o ganho dado pela razão entre a tensão de saída Vo e a tensão de entrada no amplificador Vi 
considerando somente a resistência de carga (Load) é definido como AVL ou seja: 
𝐴𝑉𝐿 =
𝑉𝑜
𝑉𝑖
=
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
𝐴𝑉𝑁𝐿 Equação ( 54 ) 
Visto que a razão 
𝑅𝐿
𝑅𝑜+𝑅𝐿
 é sempre menor do que 1, chegamos a primeira conclusão: 
➢ O ganho de tensão com carga de um amplificador é sempre menor do que o valor do ganho 
sem carga. 
Vamos considerar agora a entrada do sistema de duas portas com um gerador onde resistência interna 
não é nula, tal como mostra a figura 51. 
 
Figura 51 – Inclusão de um gerador com resistência interna Rs 
Observamos de imediato que, como a seção de entrada está isolada da seção de saída: 
➢ A resistência interna da fonte não afeta os parâmetros Zi e 𝐴𝑉𝑁𝐿de um sistema de duas portas. 
Porém a tensão de entrada Vi na entrada do sistema de duas portas agora é dada por: 
𝑉𝑖 = 𝑉𝑠
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
 Equação ( 55 ) 
 
59 
 
Significando que a amplitude do sinal de entrada Vi é afetada pelo valor da resistência interna do 
gerador Ri, sendo que: 
➢ Quanto maior for o valor de Rs, menor será a tensão nos terminais de entrada do amplificador. 
Quanto a tensão de saída Vo, teremos que: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑠
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
 Equação ( 56 ) 
E o ganho dado pela razão entre a tensão de saída Vo e a tensão do gerador Vs considerando somente 
a resistência interna do gerador (source), é denominado de AVs ou seja: 
𝐴𝑉𝑠 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
𝐴𝑉𝑁𝐿 Equação ( 57 ) 
➢ E verificamos que o ganho de tensão com um gerador com resistência interna diferente de zero 
é sempre menor do que no caso de ter resistência interna nula. 
Nas análises anteriores, os efeitos das resistências Ri e Rs foram demonstrados individualmente. Vamos 
conjugar os efeitos de Ri e Rs e descobrir quais são os seus efeitos no ganho de tensão do amplificador. 
A Figura 52 mostra o sistema de duas portas do amplificador com RL em sua saída e o gerador com Rs 
em sua entrada. 
 
Figura 52 – Consideração dos efeitos de Rs e RL no ganho de um amplificador 
De acordo com as análises anteriores temos que 
A tensão de saída Vo (dada pela Equação 56) é 𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖
𝑅𝐿
𝑅𝑜+𝑅𝐿
 
E, sendo a tensão de entrada Vi (dada pela Equação 55) 𝑉𝑖 = 𝑉𝑠
𝑅𝑖
𝑅𝑠+𝑅𝑖
 
Substituindo a Equação 55 na Equação 56 obtemos a tensão de saída: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑠
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
×
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
 Equação ( 58 ) 
 
 
60 
 
O ganho dado pela razão entre a tensão de saída Vo e a tensão do gerador Vs considerando a 
resistência interna do gerador e a resistência de carga é denominado de ganho de tensão global do 
sistema, simbolizado por GV ou seja: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
×
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
𝐴𝑉𝑁𝐿 
E como 𝐴𝑉𝐿 =
𝑅𝐿
𝑅𝑜+𝑅𝐿
𝐴𝑉𝑁𝐿 (Equação 54) temos: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
× 𝐴𝑉𝐿 Equação ( 59 ) 
E assim fica demonstrado que o ganho de tensão do amplificador, considerando a resistência do 
gerador e a resistência de carga, é menor do que na situação onde a resistência do gerador é nula e a 
resistência de carga é infinita. 
Vamos determinar as impedâncias de entrada e saída e o ganho a partir do modelo equivalente CA 
para um amplificador na configuração fonte-comum considerando a resistência interna do gerador e 
uma impedância de carga. Depois será obtido o ganho do amplificador empregando o sistema de duas 
portas. 
O circuito deste amplificador é mostrado na Figura 53. 
 
Figura 53 – Amplificador com JFET na configuração fonte-comum com Rsig e RL 
Após a substituição do JFET pelo modelo CA equivalente tem-se a configuração mostrada na Figura 54. 
 
Figura 54 – Circuito do amplificador com JFET na configuração fonte-comum com Rsig e RL após a 
substituição do JFET pelo modelo CA. 
 
61 
 
Impedância de entrada Zi 
A impedância de entrada do amplificador não se altera com a inclusão da resistência da resistência 
interna do gerador Rsig, sendo: 
𝑍𝑖 = 𝑅𝐺 Equação ( 60 ) 
Impedância de saída Zo 
A impedância de saída também não se altera com a inclusão da resistência de carga RL, sendo igual à 
que foi determinada anteriormente para a situação sem carga: 
𝑍𝑜 = 𝑟𝑑‖𝑅𝐷 Equação ( 61 ) 
Ganho de tensão AvL 
Aplicando a lei das correntes de Kirchhoff no nó D: 
−𝑉𝑜
(𝑟𝑑||𝑅𝐷||𝑅𝐿)
− 𝑔𝑚𝑉𝑔𝑠 = 0 
E sendo 𝑉𝑔𝑠 = 𝑉𝑖: 
𝑉𝑜 = −𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) 
𝐴𝑉𝐿 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) Equação ( 62 ) 
Ganho de tensão global GV 
A tensão de entrada Vi é obtida aplicando-se um divisor de tensão considerando a tensão do gerador 
Vs, a resistência interna do gerador Rsig e a resistência de porta RG do JFET: 
𝑉𝑖 = 𝑉𝑠 ×
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
 
A partir da equação do ganho de tensão AVL: 
𝑉𝑜 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) × 𝑉𝑖 
𝑉𝑜 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) × 𝑉𝑠 ×
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
 
Logo o ganho global GV para o modelo CA é: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
= (
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
) [−𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿)] Equação ( 63 ) 
 
 
 
62 
 
Obtenção dos