Transistor de Efeito de Campo (1)

Prévia do material em texto

1 
 
Transistores de Efeito de Campo - FET 
O transistor de efeito de campo (FET - do inglês Field Effect Transisor - é um dispositivo de três 
terminais tal como o transistor bipolar de junção (BJT – do inglês Bipolar Junction Transistor). 
Um pouco de história 
Enquanto o transistor bipolar foi inventado no final dos anos 40, já em 1925 o físico Julius Edgar 
Lilienfeld registrou uma patente (a qual foi concedida em 1930) que se referia a “um método e um 
dispositivo para controlar o fluxo de uma corrente elétrica entre dois terminais de um sólido 
condutor”, e é mostrada na Figura 1. 
 
Figura 1 - Reprodução da patente sob número 1.745,175 concedida pelo Departamento de Patentes dos EUA 
ao físico J.E.Lilienfeld em janeiro de 1930 para um método e, um primitivo dispositivo para controlar correntes 
elétricas por meio do estado sólido mais tarde inventado pela Bell Laboratories sob o nome de transistor. 
No entanto, Lilienfeld não publicou nenhum artigo científico sobre sua descoberta nem a patente cita 
nenhum dispositivo construído. Em 1935 na Inglaterra o inventor alemão Oskar Heill consegue obter 
uma das primeiras patentes para um amplificador a cristal operado pelo princípio do efeito de campo. 
 
 
2 
 
Os transistores de efeito de campo também são denominados de transistores unipolares e têm este 
nome pois somente um tipo de portador, sejam elétrons ou buracos, é responsável pelo fluxo de 
corrente no dispositivo. 
Além disso, enquanto os transistores bipolares são dispositivos controlados a corrente, os unipolares 
são dispositivos controlados a tensão. 
Vantagens e desvantagens dos Transistores de Efeito de Campo 
As principais vantagens são: 
➢ Possui uma impedância de entrada significativamente alta (lembre-se que um dispositivo ideal 
tem impedância de entrada infinita). Esta propriedade tem vários benefícios em potencial, 
incluindo: 
▪ Desempenho superior quando usado no estágio de entrada de um amplificador com 
estágios múltiplos; 
▪ Fácil casamento de impedância com sistemas de micro-ondas padrões; 
▪ As constantes de tempo associadas com a alta impedância possibilitam o uso de FETs 
como elementos de armazenamento (como em memórias). 
➢ Altas velocidades de chaveamento e frequências de corte devido à operação unipolar; 
➢ Em elevados níveis de corrente, o FET possui um coeficiente de temperatura negativo. Isso 
significa que quando a temperatura do dispositivo aumenta, a corrente através dele diminui. 
Esta propriedade evita o fenômeno da corrida térmica que ocorre m BJTs. O coeficiente de 
temperatura negativo também assegura que FETs se mantenham termicamente estáveis na 
condição de numerosos transistores conectados em paralelo ou em dispositivos ativos com 
grandes áreas. 
➢ Os FETs geralmente são mais fácies de serem fabricados que os BJTs. Isso significa que mais 
dispositivos podem ser fabricados em um único CI – quanto mais dispositivos puderem ser 
encapsulados em um CI, menor o custo (e em muitos casos, mais confiável torna-se o processo 
final) 
➢ Os FETs não são sensíveis à radiação como os BJTs (muito importante em aplicações espaciais e 
algumas aplicações industriais). 
➢ Efeitos muito menores de intermodulação e modulação cruzada pois FETs são dispositivos 
principalmente lineares ou de lei quadrática comparados com o comportamento exponencial 
dos BJTs. 
As principais desvantagens são: 
➢ Os FETs podem ser danificados devido à eletricidade estática; 
➢ Alguns tipos de FETs podem exibir linearidade pobre; 
➢ A alta capacitância de entrada (parte da impedância de entrada alta) dos amplificadores com 
FET resulta em uma resposta de frequência limitada em comparação com algumas 
configurações de amplificadores com BJTs. 
 
 
3 
 
Princípio de funcionamento dos Transistores de Efeito de Campo 
O princípio de funcionamento dos transistores unipolares baseia-se na criação de um campo elétrico 
que permite o controle do fluxo de elétrons. Por esta razão são denominados de FET – Field Effect 
Transistor ou Transistor de Efeito de Campo. 
Há basicamente dois tipos de transistores FET: 
• JFET – Junction Field Efect Transistor – Transistor de Efeito de Campo de Junção. 
• MOSFET – Metal Oxide Semiconductor Field Efect Transistor – Transistor de Efeito de Campo 
Metal-Óxido Semicondutor. 
JFET – Construção e características 
O JFET é um dispositivo de três terminais que apresenta a seguinte construção básica, como mostra a 
Figura 2: 
 
Figura 2 - Transistor de efeito de campo de junção (JFET) canal N 
O dispositivo anterior é denominado de JFET pois apresenta junções e, como se pode observar para o 
caso do JFET canal N, a maior parte da estrutura é composta de material tipo N que forma o canal 
entre as camadas de tipo P. 
 
 
 
 
 
Dreno ou Drain - Terminal de entrada da 
corrente. 
Fonte ou Source - Terminal de saída da 
corrente. 
Porta ou Gate - Terminal de controle da 
corrente. 
4 
 
Tal como nos transistores bipolares onde existiam dois tipos, o NPN e o PNP onde os tipos de 
semicondutores eram invertidos na sua construção, o mesmo ocorre com os JFETs havendo também 
um JFET com canal tipo p entre camadas tipo n, de acordo com a Figura 3: 
 
Figura 3 - Transistor de efeito de campo de junção (JFET) canal P 
Funcionamento do JFET 
A operação do JFET é baseada no controle da polarização da junção pn entre a porta e o canal. Se for 
aplicada uma tensão entre o dreno e a fonte, haverá fluxo de corrente, sendo que o fluxo 
convencional da corrente é do dreno para fonte. Assim o dispositivo está ligado. 
Para desligá-lo, devemos aplicar uma voltagem apropriada à porta e usar a região de depleção criada 
nas junções para controlar a largura do canal. 
A seguir iremos analisar a maneira como devem ser aplicadas as fontes para o funcionamento do 
dispositivo. 
 
 
 
 
 
 
 
 
 
Dreno ou Drain - Terminal de entrada da 
corrente. 
Fonte ou Source - Terminal de saída da 
corrente. 
Porta ou Gate - Terminal de controle da 
corrente. 
5 
 
Sem polarização aplicada 
Sem nenhuma fonte de tensão aplicada no dispositivo, somente há região de depleção formada nas 
junções existentes do semicondutor p da porta e o semicondutor n do canal, como mostra a Figura 4 
 
Figura 4 – JFET sem nenhuma tensão aplicada aos terminais 
Conexão das fontes de alimentação ao dispositivo 
O JFET conectado às fontes de alimentação é mostrado na Figura 5. 
 
Figura 5 – JFET conectado à duas fontes de tensão controladoras 
O JFET é um dispositivo controlado por tensão, com duas tensões de controle (VDS e VGS). 
A seguir vamos efetuar a análise individual da influência de cada fonte e combinar os resultados para 
obter as características completas do JFET. 
 
 
 
Região de 
depleção 
Região de 
depleção 
VGG 
VDD 
6 
 
Variação da tensão de porta para fonte (VGS) 
Para uma tensão VGG constante, quando variarmos VDS obtemos uma única curva iD  VDS. Mas para 
desenvolver uma família de curvas para o JFET, necessitamos observar o efeito causado pela variação 
de VGS. 
Então, agora vamos efetuar a variação da tensão da tensão VGG enquanto aplicamos uma pequena 
tensão VDD constante, tal como mostra a Figura 6. 
 
Figura 6 – Aplicação de uma tensão VDD pequena e constante enquanto se varia a tensão VGG 
Devemos lembrar a discussão anterior que, se VDD é pequeno, a largura do canal é essencialmente 
constante. Agora se aumentarmos a tensão VGS, tem-se o aumento da largura da região de depleção 
na junção pn. Isto é mostrado na Figura 7 com a variação das cores de amarelo para laranja e daí para 
azul. 
 
Figura 7 – Variação daregião de depleção para VDD pequeno e aumentando VGG 
Região de 
depleção 
Região de 
depleção 
VGG 
VDD 
VDS 
VDD (pequeno) 
VGG 
p p 
n 
7 
 
À medida que a largura da região de depleção aumenta, a largura do canal diminui, resultando em uma 
menor condutividade (alta resistividade) do canal. 
Assim, se fizermos VGS ficar e mais negativo (para um dispositivo de canal n), chega-se a um valor de 
VGS onde o canal fica completamente livre de portadores e nenhuma corrente irá fluir, 
independentemente do valor da tensão VDS aplicada. 
• Esta tensão é chamada de tensão de constrição ou, em inglês, de pinch off-voltage e é 
denominada como VGS(off) ou VP. 
 
Variando a tensão de dreno para fonte (VDS) 
Vamos supor que em um JFET canal n uma fonte de tensão positiva ajustável VDD é conectada aos 
terminais de fonte e dreno e os terminais da porta e fonte são ligados a terra e assim VGS = 0V. 
A tensão VDD aplicada entre o dreno e a fonte aparece como uma queda de tensão sobre o 
comprimento do canal, com a voltagem aumentado ao longo do comprimento do canal da fonte para o 
dreno (ou seja, VDS = 0V na fonte e VDS = VDD no dreno). 
• Nestas condições as junções pn estarão reversamente polarizadas e assim a corrente na porta 
é praticamente nula, ou seja, IG ≈ 0A. 
Quando a tensão VDD é muito pequena, a variação da tensão no canal também é muito pequena e não 
tem nenhum efeito no formato do canal. Para essa situação, a região de depleção é somente devida à 
junção pn como mostrado na Figura 8. 
 
Figura 8 – Tensão VGG = VGS = 0 e com a aplicação de uma tensão VDD de pequeno valor 
Mesmo com VDS muito pequeno, verificaremos que ocorrerá um fluxo de corrente entre o dreno e a 
fonte 
 
Porém à medida em que a tensão VDD é elevada, ocorre um aumento das regiões de depleção no canal 
e, devido às junções pn ficarem reversamente polarizadas, surge um campo elétrico dentro do canal, 
como mostra a Figura 9. 
 
Região de 
depleção 
Região de 
depleção 
VDD (Pequeno) 
8 
 
 
 
Figura 9 - JFET para VGS = 0V e VDS > 0V 
 
• Observa-se também que as correntes de dreno ID e de fonte IS são iguais: ID = IS. 
 
➢ É importante notar que a região de depleção é mais larga na parte superior em ambos 
materiais tipo p. 
 
Este fato pode ser melhor explicado com auxílio da Figura 10: 
 
 
Figura 10 – Variação dos potenciais reversos através da junção p-n de um canal do JFET 
 
Assumindo uma resistência uniforme no canal n, a região de depleção pode ser distribuída da maneira 
como foi mostrada na Figura 9. 
Assim a corrente ID estabelecerá níveis de tensão ao longo do canal tal como também indica a Figura 
10. 
• O resultado é que a região superior do material tipo p estará reversamente polarizada em 
cerca de 1,5V, enquanto que a região inferior estará reversamente polarizada por apenas 
0,5V. 
9 
 
E de acordo com a análise da polarização efetuada para o diodo, quanto maior a tensão reversa 
aplicada, mais larga é a região de depleção assim justificando a variação da largura da região de 
depleção da Figura 9. 
• Se a tensão da fonte for aumentada gradativamente as correntes ID e IS irão aumentar, porém 
as regiões de depleção também irão aumentar. 
O aumento gradativo da região de depleção acarreta em um aumento da resistência do canal com a 
consequente redução da corrente ID. 
• Se a tensão VDS for aumentada até que as regiões de depleção parecem se tocar, chega-se à 
condição de pinch-off ou de constrição do canal. 
 
➢ Esta tensão VDS é denominada de tensão de pinch-off e denominada de Vp e a corrente ID 
resultante de corrente de saturação IDSS. 
A Figura 11-a mostra as regiões de depleção em contato para condição onde a tensão VDS foi 
aumentada até o fechamento do canal, ou seja, VGS = VP e a Figura 11-b a mostra a curva ID versus VDS, 
para esta situação. 
 
 (a) Pinch-off (VGS = 0V, VDS = Vp) (b) ID versus VD para VGS = 0V 
Figura 11 - JFET na condição de Pinch-off 
Isso ocorre no valor em que a tensão VDS polariza reversamente a extremidade do dreno, e assim será 
igual à tensão de pinch-off. 
Da Figura 11-a verifica-se que VDS = VDG + VGS 
Como foi estabelecido que VGS = 0 tem-se: VDS = VDG 
E consequentemente VDG = VDS = |-VP| 
➢ Pois VP é uma tensão negativa. 
 + 
 V
DG
 
– 
VDG = -VP 
10 
 
Note pela Figura 11-b que corrente ID aumenta gradativamente com o aumento de VDS. Quando VDS 
atinge o valor de VP, a corrente ID chega ao valor de IDSS. Se VDS continuar a ser aumentado, o valor da 
corrente ID se mantém constante, sendo igual a IDSS. 
• Em realidade o termo “pinch-off” é inapropriado, pois sugere que a corrente é cortada e cai 
zero, mas como é mostrado na Figura 5, e pela descrição anterior, este é o caso extremo: ID 
mantém um nível de saturação definido por IDSS. 
 
➢ Na verdade, ainda existe um canal muito estreito, com uma corrente de alta densidade. 
O fato de ID não ser cortada no pinch-off e manter o nível de saturação indicado na Figura 5 é 
verificado pelo seguinte argumento: 
• Quando a largura do canal tende a tornar-se zero, a resistência do canal aumenta e a corrente 
diminui. 
 
• Isto originará uma diminuição da variação da tensão ao longo do canal, o qual por sua vez, 
reduz a largura da região de depleção e consequentemente reduzindo novamente a resistência 
e assim permitindo a passagem de uma correte maior. 
 
➢ O resultado é que, com polarização suficiente, se alcança um equilíbrio no qual a corrente 
atinge o seu valor máximo. A partir desse ponto, um incremento em VDS não produz um 
aumento apreciável em ID. 
E à medida que VDS cresce, e se afasta de VP, a região de confronto entre as duas regiões de depleção 
aumenta em comprimento ao longo do canal, mas o nível de ID permanece essencialmente o mesmo. 
A Figura 12 mostra este comportamento, onde L é o comprimento do canal e δ a largura do canal. 
 
Figura 12 – Aumento da região de confronto entre as regiões de depleção 
 
 
 
11 
 
Em resumo, portanto, uma vez estabelecido VDS > VP, o JFET apresenta as características de uma fonte 
de corrente, tal como mostrado na Figura 9, onde a corrente é constante em ID = IDSS, mas a tensão VDS 
(para valores maiores que VP) é determinada pelo valor da carga, tal como mostra a Figura 13 
 
 
 
Figura 13 – Fonte de corrente equivalente para VGS = 0V e VDS > VP 
 
➢ A escolha da notação IDSS vem do fato de a corrente ser do Dreno (Drain) para a Fonte (Source) 
com um curto circuito (Short-circuit) da porta para a fonte. 
Como já afirmado, o controle de corrente em um FET é feito por uma tensão e essa tensão deve ser 
aplicada da porta para a fonte sendo denominada de VGS. 
Se continuarmos a investigar as características do dispositivo verificaremos que: 
➢ IDSS é a máxima corrente de dreno para um JFET e é definida na condição VGS = 0 V e VDS > |VP|. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
12 
 
Variação das tensões de dreno e fonte (VDS) e porta e fonte (VGS) 
Agora iremos combinar as variações de VDS e VGS da seguinte forma: 
• Aplica-se inicialmente uma tensão VGS negativa mantendo-a fixa na porta e se varia a tensão 
VDS. 
• A seguir aplica-se outra tensão VGS mais negativa que a anterior e varia-se novamente VDS e 
assim por diante, obtendo-se curvas para cada novo valor de VGS com a variação de VDS. 
Por exemplo, se for aplicada uma tensão negativa de -1V à porta do JFET, ou seja, VGS = -1V e a tensão 
VDS for variada como descrito anteriormente, eventualmente chega-se à condição de pinch-off no 
terminal dodreno. 
Isso irá ocorrer no valor da tensão de dreno correspondente a: 
𝑉𝐷𝐺 = −𝑉𝑃 
em um valor de VDS bem como de IDSS menores do que no caso em que VGS = 0V. A Figura 14 mostra 
esta situação. 
 
Figura 14 – Aplicação de uma tensão negativa na porta de um JFET canal n 
Se aplicarmos tensões cada vez mais negativas à porta, os valores de Vp e IDSS serão também cada vez 
menores, tal como mostra a Figura 15. 
 + 
 V
DG
 
– 
13 
 
 
Figura 15 – Curvas características de um JFET canal n com IDSS = 8mA e VP = -4V 
• Deve ser observado também como a tensão de pinch-off diminui, descrevendo uma parábola, à 
medida que VGS se torna cada vez mais negativo. 
E quando VGS = –Vp a tensão será suficientemente negativa para estabelecer um nível de saturação 
com ID = 0mA e pode-se considerar que o dispositivo está “desligado”. 
➢ A região à direita do lugar geométrico da tensão de pinch-off na Figura 15 é a região 
normalmente empregada para amplificadores lineares, sendo referida como de corrente 
constante, saturação ou região de amplificação linear. 
Se observa que a largura do canal produzido pela região de depleção depende das combinações de VGS 
e VDS. Como consequência disso, as condições para que o canal alcance o pinch-off dependem de 
ambos valores de VGS e VDS, sendo que é a tensão porta-fonte VGS quem determina prioritariamente a 
largura da região de depleção. 
O efeito de existirem simultaneamente VDS e VGS pode ser analisado de outra forma: 
• Como a extensão da região de depleção é determinada pela tensão total através da junção pn, 
o efeito de aumentar VGS é de alcançar o pinch-off em um valor mais baixo de VDS. 
• Isso por sua vez ocorre em um nível menor de corrente de pinch-off, pois ID é menor para um 
valor inferior de VDS. 
• Logo, aumentando VGS se reduz o valor da corrente de dreno no pinch-off. 
• Então se VGS for suficientemente grande, o pinch-off ocorrerá com corrente de dreno quase 
nula. 
Assim, o JFET pode ser “cortado”, ou seja, ID = 0 com uma polarização inversa (VGS) suficientemente 
alta. 
➢ Note a diferença entre “cortar” o JFET e alcançar o “pinch-off”, onde este último significa obter 
uma ID constante. 
Vp (Para VGS = 0 V) 
e V
DG
 = -V
P
 
14 
 
Ou seja: 
➢ Um JFET cortado estará em pinch-off, mas um JFET em região de pinch-off não está 
necessariamente cortado. 
E como visto anteriormente, em um caso extremo, o pinch-off pode ocorrer somente devido a VGS, 
sem a contribuição do gradiente de potencial proporcionado por VDS. 
Um valor suficientemente alto de VGS irá originar o pinch-off para qualquer valor de VDS que seja menor 
do que o da ruptura, incluindo zero volts. 
Consequentemente, tal como analisado anteriormente, podem ser consideradas duas situações 
extremas: 
▪ O pinch-off ocorre devido a VDS para VGS = 0V. 
 
▪ O pinch off ocorre devido a VGS para VDS = 0V 
 
➢ Atenção: VDS foi incialmente considerada muito pequena para haver corrente circulante 
inicialmente no canal. 
Entre estas condições extremas, existem infinitas combinações em que VGS e VDS sem serem zero volts 
podem gerar o pinch-off. 
De fato, na Figura 15 a linha de traços correspondente ao lugar geométrico dos valores dos pontos 
para os quais a soma de VDS com VGS é suficiente para alcançar o pinch-off, que valida as duas situações 
extremas. 
Vamos definir a tensão de pinch-off VP de forma genérica para o JFET a seguir. 
Sabendo que: 𝑉𝐷𝑆 = 𝑉𝐷𝐺+𝑉𝐺𝑆 
E, portanto: 𝑉𝐷𝐺 = 𝑉𝐺𝑆− 𝑉𝐷𝑆 
E que na condição de pinch-off: 𝑉𝐷𝐺 = −𝑉𝑃 
Chega-se a: 
−𝑉𝑃 = 𝑉𝐺𝑆− 𝑉𝐷𝑆 
Portanto: 
𝑉𝑃 = 𝑉𝐺𝑆 + 𝑉𝐷𝑆 Equação 1 – a 
E para VDS: 
𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝑃 Equação 1 – b 
 
 
 
15 
 
Vamos comprovar a validade a partir dos valores de VGS e VDS extremos da Figura 15: 
Para VGS = 0V → VDS = 4V 
Assim: 𝑉𝑃 = 𝑉𝐺𝑆 + 𝑉𝐷𝑆 = 0 + 4 = 4V = 𝑉𝐷𝑆 
Para VGS = -4V → VDS = 0V 
Assim: 𝑉𝑃 = 𝑉𝐺𝑆 + 𝑉𝐷𝑆 = −4 + 0 = −4V = 𝑉𝐺𝑆 
O que confere com os valores do gráfico Figura 15 
Em resumo: 
O nível de VGS que resulta em ID = 0mA é definido como VGS = Vp, sendo Vp uma tensão negativa para 
JFET canal n e positiva para JFET canal p. 
➢ Em geral nas folhas de especificação a tensão de pinch-off é especificada como VGS(off) ao invés 
de VP. 
Características de transferência e regiões de operação 
Diferentemente do transistor de junção bipolar onde a corrente de saída IC e a corrente controladora 
de entrada IB estão relacionadas pelo parâmetro beta, não há uma relação linear entre as quantidades 
de entrada e saída em um JFET. 
A curva de característica de transferência completa para um dispositivo de canal n é mostrada na 
Figura 16: 
 
Figura 16 – Curva característica completa de um JFET canal n 
 
 
Tensões de pinch-off 
VDS = VGS - VP 
Região 
ôhmica 
Fronteira entre as regiões 
ôhmica e ativa 
Região Ativa 
(saturação) 
Fronteira entre as regiões 
ativa e de ruptura 
Região de 
Ruptura 
16 
 
Região ôhmica 
A região ôhmica, também conhecida como “região de triodo” ocorre nas condições de: 
−𝑉𝑃 ≤ 𝑉𝐺𝑆 ≤ 0 e 𝑉𝐷𝑆 ≤ 𝑉𝐺𝑆 − 𝑉𝑃 
Ou seja, abaixo das tensões de pinch-off o canal se comporta como uma resistência, e assim tendo sido 
denominada de região ôhmica ou de triodo, na qual o JFET pode ser usado como um resistor pela 
variação do valor de VGS. 
➢ Entretanto note que à medida que a magnitude de VGS aumenta, a faixa de VDS onde o 
transistor pode ser operado como um resistor, diminui. 
Na região ôhmica, os potenciais dos três terminais afetam fortemente a corrente de dreno, sendo que 
a corrente de dreno obedece a seguinte relação: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 [2 (1 −
𝑉𝐺𝑆
𝑉𝑃
)
𝑉𝐷𝑆
−𝑉𝑃
− (
𝑉𝐷𝑆
𝑉𝑃
)
2
] Equação 2 − a 
Podemos manipular a equação para apresentá-la de outra forma: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 [2 (
𝑉𝑃 − 𝑉𝐺𝑆
𝑉𝑃
)
𝑉𝐷𝑆
−𝑉𝑃
− (
𝑉𝐷𝑆
𝑉𝑃
)
2
] = 𝐼𝐷𝑆𝑆 [2 (
𝑉𝐺𝑆 − 𝑉𝑃
𝑉𝑃
2 ) 𝑉𝐷𝑆 − (
𝑉𝐷𝑆
𝑉𝑃
)
2
] 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 [2 (
𝑉𝐺𝑆 − 𝑉𝑃
𝑉𝑃
2 ) 𝑉𝐷𝑆 −
𝑉𝐷𝑆
2
𝑉𝑃
2 ] =
𝐼𝐷𝑆𝑆
𝑉𝑃
2
[2(𝑉𝐺𝑆 − 𝑉𝑃)𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] 
E assim: 
𝐼𝐷 = 𝐾[2(𝑉𝐺𝑆 − 𝑉𝑃)𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] Equação 2 − b 
Onde: 
𝐾 =
𝐼𝐷𝑆𝑆
𝑉𝑃
2 
Para valores pequenos de VDS a Equação 2-a pode ser aproximada para: 
𝐼𝐷 ≈
2𝐼𝐷𝑆𝑆
−𝑉𝑝
(1 −
𝑉𝐺𝑆
𝑉𝑝
) 𝑉𝐷𝑆 
Essa relação linear representa as características ID-VDS próximas à origem E assim a resistência linear rDS 
é dada por: 
𝑟𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷
|
𝑉𝐷𝑆 = 𝑝𝑒𝑞𝑢𝑒𝑛𝑜
 
Logo: 
𝑟𝐷𝑆 = [
2𝐼𝐷𝑆𝑆
−𝑉𝑝
(1 −
𝑉𝐺𝑆
𝑉𝑝
)]
−1
 
17 
 
Resistor controlado por tensão 
Conforme já apresentado anteriormente, a região à esquerda do lugar geométrico da tensão de pinch-
off na Figura 15 é denominada de região ôhmica ou região de resistência controlada por tensão. 
Nesta região o JFET pode ser empregado como um resistor variável cuja resistência é controlada pela 
tensão porta-fonte aplicada. 
A seguinte equação fornece uma boa aproximação para o valor da resistência em função da tensão VGS 
aplicada: 
𝑟𝑑 =
𝑟𝑜
(1 −
𝑉𝐺𝑆
𝑉𝑝
)
2 Equação 3 
Onde r0 é a resistência com VGS = 0V e rd é a resistência para um valor específico de VGS. 
Vamos observar a agora a Figura 17-a, em que a região linear de um JFET foi claramente indicada. 
Nessa região todas as curvas têm início na origem e seguem um traçado relativamente reto conforme 
a tensão VDS e a corrente ID aumentamda mesma forma que o gráfico de um resistor fixo. E na Figura 
17-b,a região linear foi expandida para uma tensão máxima dreno-fonte de aproximadamente 0,5V. 
 
 (a) (b) 
Figura 17 – Curva característica de um JFET: Definição da região linear; (b) Expansão da região linear 
Apesar destes trechos apresentarem alguma curvatura, eles podem ser facilmente aproximados por 
linhas retas que tem origem na intersecção dos eixos e uma inclinação determinada pela tensão CC 
porta-fonte. 
18 
 
➢ No entanto é importante notar que essa região está limitada a valores de VDS relativamente 
pequenos se comparados com a tensão de pinch-off. 
Em geral a região linear de um JFET é definida por: VDS << VDSmáx e |VGS| << |VP| 
Vamos calcular a resistência associada a cada curva da Figura 18, utilizando a corrente que resulta em 
VDS = 0,4V. 
VGS = 0V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
4×10−3
= 100Ω 
VGS = -0,5V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
2,5×10−3
= 160Ω 
VGS = -1V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
1,5×10−3
= 267Ω 
VGS = -1,5V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
0,9×10−3
= 444Ω 
VGS = -2,0V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
0,5×10−3
= 800Ω 
VGS = -2,5V: 𝑅𝐷𝑆 =
𝑉𝐷𝑆
𝐼𝐷𝑆
=
0,4
0,12×10−3
= 3,3𝑘Ω 
Observe como a resistência entre dreno e fonte aumenta à medida que a tensão VGS se aproxima do 
valor de pinch-off. 
Vamos efetuar uma análise semelhante utilizando a Equação 3 utilizando a tensão VP = -3V e RDS = r0 = 
100Ω em VGS = 0V: 
𝑅𝐷𝑆 =
𝑟0
(1 −
𝑉𝐺𝑆
𝑉𝑃
)
2 =
100
(1 −
𝑉𝐺𝑆
−3)
2 
VGS = -0,5V: 𝑅𝐷𝑆 =
100
(1−
−0,5
−3
)
2 = 144𝛺 (versus 160Ω anteriormente) 
VGS = -1V: 𝑅𝐷𝑆 =
100
(1−
−1
−3
)
2 = 225𝛺 (versus 267Ω anteriormente) 
VGS = -1,5V: 𝑅𝐷𝑆 =
100
(1−
−1,5
−3
)
2 = 400𝛺 (versus 444Ω anteriormente) 
VGS = -2V: 𝑅𝐷𝑆 =
100
(1−
−2
−3
)
2 = 900𝛺 (versus 800Ω anteriormente) 
VGS = -2,5V: 𝑅𝐷𝑆 =
100
(1−
−2,5
−3
)
2 = 3,6𝐾𝛺 (versus 3,3KΩ anteriormente) 
Embora os resultados não seja exatamente os mesmos, para a maior parte das aplicações a Equação 2 
permite uma excelente aproximação do valor real de resistência para RDS. 
 
19 
 
Região de saturação 
A região de saturação, também conhecida como “região de amplificação” ocorre nas condições de: 
−𝑉𝑃 ≤ 𝑉𝐺𝑆 ≤ 0 e 𝑉𝐷𝑆 ≥ 𝑉𝐺𝑆 − 𝑉𝑃 
A relação entre ID e VGS é definida pela equação de Shockley: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑝
)
2
 Equação ( 4 ) 
Nessa equação IDSS e Vp são constantes e VGS é a variável de controle. 
O termo quadrático da equação resulta em uma relação não linear entre ID e VGS, produzindo uma 
curva que cresce exponencialmente com valores crescentes de VGS. 
A curva de transferência pode ser obtida utilizando-se a equação de Shockley ou das curvas 
características da Figura 15, tal como se demonstra na Figura 18 a seguir. 
 
Figura 18 – Obtendo a curva de transferência a partir das curvas de dreno 
➢ A curva de transferência também é denominada de curva de transcondutância do JFET. 
Região de corte 
Nessa região o JFET comporta-se como uma chave aberta para qualquer valor de VDS e ocorre na 
condição de: 
𝑉𝐺𝑆 ≤ −𝑉𝑃 
E assim tem=se ID = 0 
 
 
20 
 
Região de ruptura 
Nessa região ocorre a ruptura do JFET e ocorre na condição de: 
𝑉𝐷𝑆 > 𝐵𝑉𝐷𝑆𝑆 
Onde 
Na região de ruptura a corrente de dreno é limitada unicamente pelo circuito externo ao transistor, e 
assim não é possível estabelecer uma equação geral para ela. 
Características térmicas 
A dissipação total dos JFETs é a potência máxima que ele pode dissipar sob condições normais de 
operação, sendo definida por: 
𝑃𝐷 = 𝑉𝐷𝑆 × 𝐼𝐷 Equação ( 5 ) 
E tal como a tensão de pinch off VP e a corrente IDSS, os datasheets dos JFETs também fornecem o valor 
da dissipação total do dispositivo em W/°C. assim, de posse da equação 5 pode-se determinar qual a 
máxima tensão VDS possível em função da corrente ID para uma operação segura, ou vice-e-versa. 
Uma vez que foram definidas as regiões de operação do dispositivo bem como as suas características 
térmicas, pode-se representar graficamente a região de operação normal para um projeto, tal como 
mostra a Figura 19. 
 
 
Figura 19 - Região normal de operação dos JFETs para um projeto 
 
 
 
 
21 
 
JFET de canal P 
O JFET de canal p é construído da mesma forma que o de canal n, com a inversão dos materiais tipo n e 
p, tal como mostra a Figura 20. 
 
Figura 20 - JFET de canal p 
Os sentidos das correntes são invertidos assim como as polaridades das tensões VGS e VDS. A constrição 
do canal ocorre para tensões positivas crescentes da porta para a fonte, tal como mostram as curvas 
características da Figura 21. 
 
Figura 21 - Curvas características para um JFET de canal p com IDSS = 6 mA e Vp = +6 V 
A Figura 21 também mostra que para valores elevados de VDS há um aumento súbito da corrente ID, 
significando que houve ruptura e acorrente do canal é somente limitada pelo circuito externo. 
 
 
22 
 
Simbologia: 
A figura 22 mostra a simbologia para os JFETs de canal n e p. 
 
 (a) JFET canal n (b) JFET canal p 
 
Figura 22 – Simbologia para JFETs de canal n e canal p 
 
Construção do JFET 
As representações anteriores para o JFET não são práticas devido às dificuldades encontradas na 
difusão de impurezas em ambos os lados de uma lâmina semicondutora. A Figura 23 mostra uma 
geometria simples de FET de junção, onde a difusão é processada apenas de um lado 
 
 
Figura 23 – Geometria simples de um FET de junção 
O substrato é de material p, sobre o qual é construído (crescido) epitaxialmente um canal tipo n. Uma 
porta de material tipo p é, então, difundida no canal n. 
O substrato pode funcionar como uma segunda porta, se é construído com resistividade relativamente 
baixa. A porta difundida também é de material de muito baixa resistividade, permitindo que a região 
de depleção se estenda inteiramente dentro do canal tipo n. 
 
 
 
23 
 
Análise da polarização do JFET 
Diferentemente do que ocorreu no transistor de junção bipolar (TJB), onde é possível obter os níveis 
de polarização com o valor de VBE = 0,7V e a relação entre as correntes de coletor e base IC = βIB e 
emissor e base IE = (β + 1)  IB são lineares, no transistor de efeito de campo (FET) a relação entre os 
parâmetros de entrada e saída não é linear em decorrência do termo quadrático da Equação de 
Shockley. 
Outra diferença fundamental que existe entre as análises do TJB e do FET é que: 
➢ A variável de controle para um transistor TJB é um valor de corrente, enquanto que para o FET 
essa variável é um valor de tensão. 
No entanto em ambos os casos, a variável controlada na saída é um valor de corrente que também 
define os valores de tensão do circuito de saída. 
As relações gerais que podem ser aplicadas à análise CC dos amplificadores a FET são: 
𝐼𝐺 ≅ 0𝐴 
Devido à alta impedância de entrada. 
E: 
𝐼𝐷 = 𝐼𝑆 
Devido a somente um tipo de portador ser responsável pelo fluxo de corrente. 
Para os JFETs e MOSFETs tipo depleção, a equação de Shockley relaciona as variáveis de entrada e 
saída: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑝
)
2
 
Uma vez que a corrente de dreno ID é controlada pela tensão entre porta e fonte VGS, a polarização dos 
JFETs é feita normalmente pela inclusão de um resistoradequado entre a fonte e terra. Assim, a 
corrente de dreno circulante nesse resistor estabelece o potencial na fonte. 
Há duas principais formas de polarizar os JFETs, que são a configuração por autopolarização e por 
divisor de tensão que serão analisadas a seguir. 
 
 
 
 
 
 
24 
 
1) Configuração por autopolarização 
A de polarização dos FETs é feita normalmente pela inclusão de um resistor de valor adequado entre o 
terminal da fonte e a terra. A Figura 24 mostra o circuito de autopolarização para um JFET de canal n. 
 
Figura 24 – Configuração com autopolarização 
Conforme explicado anteriormente, é necessária uma tensão de controle na entrada do dispositivo 
para controlar a corrente na sua saída. 
A tensão de controle é a tensão VGS, aplicada entre a porta e a fonte, e a corrente controlada é a 
corrente de dreno ID. No circuito da Figura 30, essa tensão é determinada pelo resistor RS, o qual aplica 
uma tensão reversa na junção porta-fonte quando circula nele a corrente da fonte IS. 
Deve ser lembrado que ID = IS. 
 
 
 
 
 
 
 
 
 
 
 
 
25 
 
Exemplo de análise da configuração por autopolarização de JFETs 
Determinar a tensão entre porta e fonte quiescente (VGSQ), a corrente de dreno quiescente (IDQ), a 
tensão de dreno (VD), a tensão de fonte (VS) a tensão entre dreno e fonte (VDS) para o circuito 
transistorizado da Figura 25, sabendo-se que IDSS = 8mA e VP = -6V. Esboce a curva ID – VGS com a reta 
de autopolarização do amplificador, indicando IDQ e VGSQ. 
 
Figura 25 – Circuito do exemplo de análise da configuração por autopolarização 
Determinação da tensão VGSQ: 
Vamos escrever a equação da malha porta-fonte. 
𝑉𝑅𝐺 + 𝑉𝐺𝑆 + 𝑉𝑅𝑆 = 0 
𝑉𝑅𝐺 + 𝑉𝐺𝑆 + 𝐼𝐷 × 𝑅𝑆 = 0 
Mas como a corrente da porta IG = 0, a tensão sobre o resistor de porta VRG = 0, assim: 
𝑉𝐺𝑆 + 𝐼𝐷 × 𝑅𝑆 = 0 
𝐼𝐷 = −
𝑉𝐺𝑆
𝑅𝑆
 
𝐼𝐷 = −
𝑉𝐺𝑆
1 × 103
 
Porém a corrente de dreno ID está relacionada com a tensão VGS na equação de Shockley: 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑝
)
2
 
 
 
 
26 
 
E substituindo ID e os valores de IDSS e VP na equação de Shockley: 
−𝑉𝐺𝑆
1 × 103
= 8 × 10−3 (1 −
𝑉𝐺𝑆
−6
)
2
 
−𝑉𝐺𝑆 = 8 (1 +
𝑉𝐺𝑆
6
)
2
 
−𝑉𝐺𝑆 = 8 (1 +
2𝑉𝐺𝑆
6
+
𝑉𝐺𝑆
2
36
) 
−𝑉𝐺𝑆 = 8 +
8
3
𝑉𝐺𝑆 +
2
9
𝑉𝐺𝑆
2 
2
9
𝑉𝐺𝑆
2 +
11
3
𝑉𝐺𝑆 + 8 = 0 
As respostas da equação quadrática são VGS = -2,587V e VGS = -13,931V 
Porém como a tensão de pinch-off do JFET é VP = -6V, a única gama válida de VGS é de a 0 a -6V, temos 
que: 
VGS = -2,587V = VGSQ 
Determinação de IDQ: 
Usamos novamente a equação para ID, substituindo o valor de VGSQ. 
𝐼𝐷 = −
−𝑉𝐺𝑆
𝑅𝑠
= −
−2,587
1×103
= 2,587𝑚𝐴 = IDQ 
Determinação de VDS: 
Escrevemos a equação da malha dreno-fonte. 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝑆 × 𝑅𝑆 
Mas como ID = IS: 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝐷 × 𝑅𝑆 
𝑉𝐷𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷(𝑅𝐷 + 𝑅𝑆) 
𝑉𝐷𝑆 = 20 − 2,587 × 10
3(3,3 + 1) × 103 
𝑉𝐷𝑆 = 8,876𝑉 
Determinação de VD: 
𝑉𝐷 = 𝑉𝐷𝐷 − 𝐼𝐷 × 𝑅𝐷 
𝑉𝐷 = 20 − 2,587 × 10
−3 × 3,3 × 103 = 11,463𝑉 
 
27 
 
Determinação de VS: 
𝑉𝑆 = 𝐼𝐷 × 𝑅𝑆 
𝑉𝑆 = 2,587 × 1 × 10
3 = 2,587𝑉 
A partir da equação de Shockley e os valores de IDSS e VP é possível traçar a curva VGS  ID. 
A reta de autopolarização é dada pela equação: 
𝐼𝐷 = −
𝑉𝐺𝑆
1 × 103
 
Para VGS = 0 temos ID = 0, o que define o primeiro ponto da reta na origem do gráfico ID – VGS. 
O segundo ponto é dado pelos valores de VGSQ e IDQ calculados anteriormente. O gráfico resultante está 
representado na Figura 26. 
 
Figura 26 – Esboço da curva característica ID – VGS e da reta de autopolarização do circuito da Figura 31 
 
 
 
 
 
 
 
 
IDQ = 2,587mA 
VGSQ = - 2,587V 
28 
 
2) Polarização por divisor de tensão 
A polarização por divisor de tensão aplicada aos amplificadores com TJB também é aplicada aos 
amplificadores com FET. O circuito do amplificador transistorizado com divisor de tensão de base é 
mostrado na Figura 27. 
 
Figura 27 - Configuração de polarização por divisor de tensão 
Nesta configuração, a tensão de porta assume um valor positivo estipulado pelo divisor de tensão 
formado pelos resistores de porta R1 e R2. 
A tensão VGS agora é determinada pelo valor da tensão VG estabelecido na porta pelo divisor de tensão 
e a tensão da fonte VS que está sobre o resistor de fonte RS. 
 
 
 
 
 
 
 
 
 
 
 
 
29 
 
Exemplo de análise da configuração por divisor de tensão de JFETs 
Determinar a corrente de dreno quiescente, (IDQ), a tensão entre porta e fonte quiescente (VGSQ), a 
tensão de dreno (VD), a tensão de fonte (VS) e a tensão entre dreno e fonte (VDS) para o circuito 
transistorizado da Figura 28, sabendo que IDSS = 8mA e Vp = - 4V. Esboce a curva ID – VGS e a reta de 
polarização do amplificador, indicando IDQ e VGSQ. 
 
 
Figura 28 - Circuito do exemplo de análise da configuração por divisor de tensão 
Tensão de porta: 
𝑉𝐺 = 𝑉𝐷𝐷 ×
𝑅2
𝑅1 + 𝑅2
 
𝑉𝐺 = 16 ×
270 × 103
2,1 × 106 + 270 × 103
= 1,823𝑉 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝑉𝑆 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝐼𝐷 × 𝑅𝑆 
𝑉𝐺𝑆 = 1,823 − 𝐼𝐷 × 1,5 × 10
3 
𝐼𝐷 =
1,823 − 𝑉𝐺𝑆
1,5 × 103
 
 
 
 
 
 
30 
 
Substituindo na equação de Shockley: 
1,823 − 𝑉𝐺𝑆
1,5 × 103
= 8 × 103 (1 −
𝑉𝐺𝑆
−4
)
2
 
1,823 − 𝑉𝐺𝑆 = 12(1 + 0,25𝑉𝐺𝑆)
2 
1,823 − 𝑉𝐺𝑆 = 12(1 + 0,5𝑉𝐺𝑆 + 62,5 × 10
3𝑉𝐺𝑆
2 ) 
1,823 − 𝑉𝐺𝑆 = 12 + 6𝑉𝐺𝑆 + 0,75𝑉𝐺𝑆
2 
0,75𝑉𝐺𝑆
2 + 7𝑉𝐺𝑆 + 10,177 = 0 
As respostas da equação quadrática são VGS = -1,802V e VGS = -7,532V 
Como a tensão de pinch-off do JFET é VP = -4V, a única gama válida de VGS é de a 0 a -4V, assim: 
VGS = -1,801V = VGSQ 
Determinação de IDQ: 
Para descobrir IDQ substituímos o valor de VGSQ na equação de ID deduzida anteriormente. 
𝐼𝐷𝑄 =
1,823 − 𝑉𝐺𝑆
1,5 × 103
=
1,823 − (−1,801)
1,5 × 103
= 2,42𝑚𝐴 
Determinação de VD: 
𝑉𝐷 = 𝑉𝐷𝐷 − 𝐼𝐷 × 𝑅𝐷 
𝑉𝐷 = 16 − 2,42 × 10
−3 × 2,4 × 103 = 10,192𝑉 
Determinação de VS: 
𝑉𝑆 = 𝐼𝐷 × 𝑅𝑆 
𝑉𝑆 = 2,42 × 1,5 × 10
3 = 3,63𝑉 
𝑉𝐷𝑆 = 𝑉𝐷 − 𝑉𝑆 = 10,192 − 3,63 = 6,562𝑉 
Determinação de VDS: 
Escrevemos a equação da malha Dreno-Fonte. 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝑆 × 𝑅𝑆 
Mas como ID = IS: 
𝑉𝐷𝐷 = 𝐼𝐷 × 𝑅𝐷 + 𝑉𝐷𝑆 + 𝐼𝐷 × 𝑅𝑆 
𝑉𝐷𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷(𝑅𝐷 + 𝑅𝑆) 
 
 
31 
 
A partir da equação de Shockley e os valores de IDSS e VP é possível traçar a curva VGS  ID. 
Há duas maneiras para a determinação da reta de polarização, porém em ambos os casos, a origem da 
reta é obtida usando-se novamente a equação do cálculo da tensão VGS: 
𝑉𝐺𝑆 = 1,823 − 1,5 × 10
3 × 𝐼𝐷 
A origem da reta de polarização no eixo VGS é obtida ao se fazer ID = 0A: 
𝑉𝐺𝑆 = 1,823 − 1,5 × 10
3 × 0 
VGS = 1,823 V = VG 
A primeira forma de obter a reta é marcar na curva ID – VGS o ponto quiescente Q a partir dos valores 
calculados de IDQ e VGSQ e traçar a reta a partir de seu início no eixo VGS até interceptar o ponto Q na 
curva ID – VGS. 
E a segunda forma de obter a reta de polarização consiste o ponto onde a reta intercepta o eixo ID. 
Para tanto, faz-se VGS = 0V: 
0 = 1,823 − 1,5 × 103 × 𝐼𝐷 
𝐼𝐷 =
1,823
1,5 × 103
= 1,215𝑚𝐴 
Assim, traça -se a reta a partir do seu início no eixo VGS até onde intercepta o valor no eixo ID calculado 
e prolongar ela até interceptar a curva ID – VGS, onde também se obtém os valores de IDQ e VGSQ. 
O gráfico resultante estárepresentado na Figura 29. 
 
 
Figura 29 – Esboço da curva característica ID – VGS e da reta de polarização do circuito da Figura 34 
 
IDQ =2,42mA 
ID = 1,215mA (VGS = 0V) 
VG = 1,823V 
(ID = 0 mA) 
VGSQ = -1,801V 
32 
 
Amplificadores com JFETS 
Anteriormente foi efetuada a análise da polarização dos JFETs, a qual se caracteriza pela verificação do 
ponto de operação quiescente do dispositivo em função da(s) fontes(s) de alimentação e resistores, 
mas também o cálculo dos resistores necessários para colocá-lo (ou polarizá-lo) em um ponto de 
operação específico. 
A polarização é definida como a análise em corrente contínua ou análise CC do circuito. Porém se o 
objetivo é que o circuito opere como amplificador, deve ser efetuada a análise em corrente alternada 
ou análise CA do circuito. Essa análise exige o desenvolvimento de um modelo CA, também 
denominado de modelo de pequenos sinais para o JFET. 
Tal como na análise em CC, onde uma tensão CC entre a porta e a fonte controla uma corrente CC de 
dreno e a fonte, que é dada pela equação de Shockley, na análise CA teremos uma tensão CA entre a 
porta e a fonte controlando uma corrente CA de dreno. 
Assim, a relação entre a corrente de dreno ID e a tensão porta-fonte em CA é denominada de fator de 
transcondutância ou simplesmente transcondutância, que é definida como: 
𝑔𝑚 =
𝑑𝐼𝐷
𝑑𝑉𝐺𝑆
 Equação ( 6 ) 
Observa-se que a transcondutância é a inclinação da reta tangente à curva ID x VGS estabelecida pela 
equação de Shockley 
Assim: 
𝑔𝑚 =
𝑑
𝑑𝑉𝐺𝑆
[𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑃
)
2
] 
E, portanto: 
𝑔𝑚 =
2𝐼𝐷𝑆𝑆
|𝑉𝑃|
(1 −
𝑉𝐺𝑆
𝑉𝑃
) Equação ( 7 ) 
➢ Onde |VP| representa somente a magnitude da tensão de pinch-off para garantir um valor 
positivo para gm. 
A máxima inclinação da reta ocorre no ponto onde VGS = 0V e define o valor da transcondutância 
máxima em um JFET no qual IDSS e VP foram especificados: 
𝑔𝑚 =
2𝐼𝐷𝑆𝑆
|𝑉𝑃|
(1 −
0
𝑉𝑃
) 
Logo: 
𝑔𝑚0 =
2𝐼𝐷𝑆𝑆
|𝑉𝑃|
 Equação ( 8 ) 
➢ Onde o subscrito “0” especifica a transcondutância para VGS = 0V. 
33 
 
Dessa maneira, a equação 6 pode ser dada também como: 
𝑔𝑚 = 𝑔𝑚0 (1 −
𝑉𝐺𝑆
𝑉𝑃
) Equação ( 9 ) 
Nos datasheets dos JFETs transcondutância é normalmente dada como gfs ou yfs, significando que a 
transcondutância está contida em uma admitância. 
➢ O subscrito “f” vem de forward (direto) e significa a condutância de transferência direta, 
enquanto que o “s” vem de short circuit (curto circuito) indicando que a porta está conectada à 
fonte. 
Equacionando, vem: 
𝑔𝑚 = 𝑔𝑓𝑠 = 𝑦𝑓𝑠 Equação ( 10 ) 
Relação entre ID e gm 
Podemos estabelecer a relação entre a corrente de dreno ID e a transcondutância gm se primeiramente 
manipularmos a equação de Shockley reescrevendo-a da seguinte forma: 
1 −
𝑉𝐺𝑆
𝑉𝑃
= √
𝐼𝐷
𝐼𝐷𝑆𝑆
 Equação ( 11 ) 
E substituindo na Equação 8: 
𝑔𝑚 = 𝑔𝑚0√
𝐼𝐷
𝐼𝐷𝑆𝑆
 Equação ( 12 ) 
Impedância de entrada do JFET (Zi) 
A impedância de entrada dos JFETs comerciais é suficientemente alta para considerarmos que se 
aproxima de um circuito aberto, ou seja: 
 
𝑍𝑖 = ∞Ω Equação ( 13 ) 
 
Um valor usual de Zi para JFETs é 109Ω (1000 MΩ). 
 
 
 
 
 
34 
 
Impedância de saída do JFET (Zo) 
A impedância de saída dos JFETs é normalmente fornecida nos datasheets como gos ou gfs, sendo a 
unidade o μS. Tal como no caso da transcondutância, gos ou gfs faz parte de uma admitância. 
➢ O subscrito “o” de output (saída) indica que é um parâmetro de saída e “s” vem de source 
(fonte) indicando que se refere ao terminal de fonte. 
Assim: 
𝑍𝑜 = 𝑟𝑑 =
1
𝑔𝑜𝑠
=
1
𝑦𝑜𝑠
 Equação ( 14 ) 
A impedância de saída é definida nas curvas de ID x VGS como a inclinação da curva característica no 
ponto de operação. Assim tem-se que: 
𝑟𝑑 =
Δ𝑉𝐷𝑆
Δ𝐼𝐷
|
𝑉𝐺𝑆=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
 Equação ( 15 ) 
Esta situação é mostrada na Figura 30. 
 
Figura 30 – Definição de rd a partir das curvas características de dreno do JFET 
E quanto mais horizontal for a curva, maior a impedância de saída. Isso significa que se a curva for 
perfeitamente horizontal, que seria a situação ideal, a impedância de saída seria infinita. 
➢ É importante observar que VGS deve permanecer constante quando rd for determinada pela 
equação 14. 
Isso vem do fato que rd muda de uma região de operação para outra, sedo que valores menores de rd 
ocorrem para valores menores de VGS (próximos a 0V). 
 
 
 
 
35 
 
Análise CA das configurações de amplificadores com JFET 
A seguir serão efetuadas as análises em corrente alternada das configurações mais comumente 
empregadas de amplificadores com JFETs, que são: 
1. Configuração fonte-comum 
2. Configuração porta-comum 
3. Configuração dreno-comum 
O procedimento básico para a análise em todas as configurações consiste em: 
➢ Trocar o transistor pelo modelo CA. 
➢ Substituir as fontes de corrente contínua um curto circuito. 
➢ Substituir os capacitores por curto-circuito, pois considera-se suas reatâncias desprezíveis. 
Nestas análises pretende-se determinar as impedâncias de entrada de saída, a equação do ganho de 
tensão e as relações de fase entre o sinal na saída e na entrada dos amplificadores. 
Circuito equivalente CA do JFET 
A partir dos parâmetros estabelecidos, é possível construir um modelo para o JFET no domínio CA, que 
é composto pelos seguintes elementos: 
• Uma fonte de corrente controlada por tensão que estabelece o controle de ID por Vgs conectada 
do dreno D para a fonte S. 
• Um circuito aberto entre os terminais de porta G e fonte S representando a impedância de 
entrada. 
• O resistor rd conectado do dreno D para a fonte S representando a impedância de saída. 
A Figura 31 mostra o circuito equivalente CA composto pelos elementos descritos anteriormente. 
 
Figura 31 – Circuito equivalente CA do JFET 
➢ Observe que a seta da fonte de corrente aponta do dreno para a fonte para estabelecer uma 
defasagem de 180° entre as tensões de saída e de entrada. 
Nas análises que serão efetuadas a seguir, para simplificar a dedução das expressões que definem a 
impedância de saída e o ganho das configurações, irá se admitir que a impedância de carga RL dos 
amplificadores é infinita, isto é, não há RL conectada nos circuitos. 
• Após todas as deduções terem sido efetuadas, será discutido o efeito da impedância de carga 
RL e ela será acrescentada nas equações. 
- 
𝑉𝑟𝑑 
+ 
36 
 
1. Configuração fonte-comum 
A configuração fonte-comum tem esta denominação por apresentar o terminal da fonte do JFET 
conectado a um ponto comum à entrada e à saída do amplificador, ou estando em um potencial 
muito próximo a terra. 
Esta configuração pode empregar ou não um capacitor em paralelo com resistor de fonte RS. 
• A finalidade do capacitor é desacoplar o resistor de fonte, efetivamente conectando o terminal 
de fonte à terra em CA. 
1.1. Configuração fonte comum com autopolarização e RS e com capacitor de desacoplamento CS 
Nesta configuração fonte-comum com autopolarização, existe um capacitor que desacopla o resistor 
de fonte RS para corrente alternada. A Figura 32 mostra a configuração do circuito amplificador. 
 
Figura 32 – Configuração de amplificador com JFET fonte-comum com autopolarização e com capacitor 
de desacoplamento CS 
Após substituir a fonte de tensão e os capacitorespor curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 33 que será usado para a 
determinação das impedâncias de entrada Zi, de saída Zo e do ganho de tensão AV. 
 
 
Figura 33 – Circuito equivalente CA do amplificador fonte-comum com autopolarização e com 
capacitor de desacoplamento CS 
 
37 
 
Impedância de entrada Zi 
Como há um circuito aberto entre a porta e a fonte: 
𝑍𝑖 = 𝑅𝐺 Equação ( 16 ) 
Impedância de saída Zo 
A impedância de saída é determinada com a tensão de entrada sendo nula e, para zerar Vi, é 
necessário curto-circuitar ela. 
➢ No circuito equivalente de CA, isso significa conectar o terminal de porta a terra. Ao se fazer 
isso, Vgs também será igual a 0V. 
E com Vgs = 0, tem-se que: 
𝑔𝑚𝑉𝑔𝑠 = 0 Equação ( 17 ) 
Significando que a fonte de corrente equivale a um circuito aberto. E assim: 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 18 ) 
E se considerarmos que a impedância de saída ro do JFET for suficientemente alta, pelo menos 10 
vezes maior que RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 19 ) 
Ganho de tensão AV 
O ganho de tensão é a razão entre a tensão de saída Vo pela tensão de entrada Vi. 
Primeiramente determinamos Vo, que de acordo com a Figura 33 é dado por: 
𝑉𝑜 = −𝑉𝑅𝐷 
𝑉𝑜 = −𝑔𝑚𝑉𝑔𝑠(𝑟𝑑‖𝑅𝐷) 
Mas como: 
𝑉𝑔𝑠 = 𝑉𝑖 
Tem-se que: 
𝑉𝑜 = −𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝐷) 
Logo: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) Equação ( 20 ) 
➢ Se considerarmos 𝑟𝑑 ≥ 10𝑅𝐷 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 Equação ( 21 ) 
38 
 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
1.2. Configuração fonte-comum com autopolarização e RS sem capacitor de desacoplamento CS 
Nesta configuração fonte-comum com autopolarização não há o capacitor de desacoplamento CS em 
paralelo com o resistor de fonte RS, tal como mostra a Figura 34. 
 
Figura 34 - Configuração de amplificador com JFET fonte comum com autopolarização e sem o 
capacitor de desacoplamento CS 
Agora sem o capacitor de desacoplamento, o resistor de fonte RS não é mais curto circuitado e fará 
parte do circuito equivalente CA. 
Substituindo a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 35 que será usado para a 
determinação das impedâncias de entrada Zi e de saída Zo. 
 
Figura 35 – Circuito equivalente CA do amplificador fonte-comum com autopolarização e sem 
capacitor de desacoplamento CS para determinação de Zi e Zo. 
Impedância de entrada Zi 
Tal como no caso anterior, há um circuito aberto entre a porta e a fonte: 
𝑍𝑖 = 𝑅𝐺 Equação ( 22 ) 
+ 
 
- 
39 
 
A impedância de saída é determinada com a tensão de entrada sendo nula, ou seja, Vi = 0. Assim: 
𝑍𝑜 =
𝑉𝑜
𝐼𝑜
|
𝑉𝑖=0
= −
𝐼𝐷𝑅𝐷
𝐼𝑜
 Equação ( 23 ) 
Devemos tentar encontrar uma expressão para Io em termos de ID. Aplicando a lei das correntes de 
Kirchhoff ao nó “a”: 
𝐼𝑜 + 𝐼𝐷 − 𝐼𝑟𝑑 − 𝑔𝑚𝑉𝑔𝑠 = 0 
𝐼𝑜 = 𝑔𝑚𝑉𝑔𝑠+𝐼𝑟𝑑 − 𝐼𝐷 
Sabendo que 𝑉𝑔𝑠 = 𝑉𝑔 − 𝑉𝑆 
Porém Vi = 0 implica que Vg = 0 de modo que: 
𝑉𝑔𝑠 = 0 − 𝑉𝑆 onde 𝑉𝑠 = 𝑉𝑅𝑆 e assim: 
𝑉𝑔𝑠 = −𝑉𝑅𝑆 ou então 𝑉𝑅𝑆 = −𝑉𝑔𝑠 
E que 𝑉𝑜 = 𝑉𝑟𝑑 + 𝑉𝑅𝑆 
Logo: 
𝑉𝑜 = 𝑉𝑟𝑑 − 𝑉𝑔𝑠 ou mesmo 𝑉𝑟𝑑 = 𝑉𝑜 + 𝑉𝑔𝑠 
Mas também: 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
=
𝑉𝑜 + 𝑉𝑔𝑠
𝑟𝑑
 
E como: 
𝑉𝑜 = −𝑉𝑅𝐷 = −𝐼𝐷𝑅𝐷 
Logo temos: 
𝐼𝑟𝑑 =
−𝐼𝐷𝑅𝐷 + 𝑉𝑔𝑠
𝑟𝑑
 
Substituindo o termo anterior na equação nodal: 
𝐼𝑜 = 𝑔𝑚𝑉𝑔𝑠 +
(−𝐼𝐷𝑅𝐷) + 𝑉𝑔𝑠
𝑟𝑑
− 𝐼𝐷 
𝐼𝑜 = 𝑔𝑚𝑉𝑔𝑠 −
𝐼𝐷𝑅𝐷
𝑟𝑑
+
𝑉𝑔𝑠
𝑟𝑑
− 𝐼𝐷 
𝐼𝑜 = (𝑔𝑚 +
1
𝑟𝑑
) 𝑉𝑔𝑠 −
𝐼𝐷𝑅𝐷
𝑟𝑑
− 𝐼𝐷 
E como já sabemos que: 
𝑉𝑔𝑠 = −𝑉𝑅𝑆 = −(𝐼𝑜 + 𝐼𝐷)𝑅𝑆 
40 
 
Temos: 
𝐼𝑜 = − (𝑔𝑚 +
1
𝑟𝑑
) (𝐼𝑜 + 𝐼𝐷)𝑅𝑆 −
𝐼𝐷𝑅𝐷
𝑟𝑑
− 𝐼𝐷 
Agrupando os termos: 
𝐼𝑜 + (𝑔𝑚 +
1
𝑟𝑑
) 𝐼𝑜𝑅𝑆 = − (𝑔𝑚 +
1
𝑟𝑑
) 𝐼𝐷𝑅𝑆 −
𝐼𝐷𝑅𝐷
𝑟𝑑
− 𝐼𝐷 
𝐼𝑜 [1 + (𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)] = −𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
) 
𝐼𝑜 =
−𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
E como estipulado no início da análise pela Equação (23) repetida aqui: 
𝑍𝑜 = −
𝐼𝐷𝑅𝐷
𝐼𝑜
 
𝑍𝑜 =
−𝐼𝐷𝑅𝐷
−𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
Por fim: 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 Equação ( 24 ) 
Podemos simplificar a equação da impedância de saída se admitirmos que: 
𝑟𝑑 ≥ 10 × 𝑅𝐷 
Significa que: 
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
) ≫
𝑅𝐷
𝑟𝑑
 
E também se: 
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
≅ 1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
Resulta em: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 25 ) 
 
41 
 
Ganho de tensão AV 
Para a determinação do ganho de tensão, vamos utilizar novamente o circuito equivalente CA do 
amplificador, porém somente com as tensões e correntes necessárias para o equacionamento, tal 
como mostra a Figura 36. 
 
Figura 36 – Circuito equivalente CA do amplificador fonte-comum com JFET para a determinação do 
ganho de tensão 
Novamente aplicando a lei das correntes de Kirchhoff ao nó “a”: 
𝐼𝐷 − 𝐼𝑟𝑑 − 𝑔𝑚𝑉𝑔𝑠 = 0 
𝐼𝐷 = 𝐼𝑟𝑑 + 𝑔𝑚𝑉𝑔𝑠 =
𝑉𝑟𝑑
𝑟𝑑
+ 𝑔𝑚𝑉𝑔𝑠 
E como: 
𝑉𝑟𝑑 = 𝑉𝑜 − 𝑉𝑅𝑠 = 𝑉𝑜 − 𝐼𝐷𝑅𝑆 
𝑉𝑜 = −𝑉𝑅𝐷 = −𝐼𝐷𝑅𝐷 
𝑉𝑔 = 𝑉𝑖 
𝑉𝑆 = 𝑉𝑅𝑆 = 𝐼𝐷𝑅𝑆 
Substituindo as tensões na equação nodal: 
𝐼𝐷 =
−𝐼𝐷𝑅𝐷 − 𝐼𝐷𝑅𝑆
𝑟𝑑
+ 𝑔𝑚(𝑉𝑖 − 𝐼𝐷𝑅𝑆) 
Coletando os termos: 
𝐼𝐷 + 𝑔𝑚𝐼𝐷𝑅𝑆 +
𝐼𝐷𝑅𝐷 + 𝐼𝐷𝑅𝑆
𝑟𝑑
= 𝑔𝑚𝑉𝑖 
𝐼𝐷 (1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
) = 𝑔𝑚𝑉𝑖 
𝐼𝐷 =
𝑔𝑚𝑉𝑖
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
42 
 
Mas como: 
𝑉𝑜 = −𝐼𝐷𝑅𝐷 
𝑉𝑜 = −
𝑔𝑚𝑉𝑖
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
∙ 𝑅𝐷 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 Equação ( 26 ) 
E admitindo que: 
𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 Equação ( 27 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
Comparação entre os ganhos das configurações com autopolarização com CS e sem CS 
Vamos comparar as equações dos ganhos das configurações com autopolarização com e sem o 
capacitor de desacoplamento CS, ou seja: 
Ganho de tensão AV para autopolarização com CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 para 𝑟𝑑 ≥ 10𝑅𝐷 
Ganho de tensão AV para autopolarização sem CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 para 𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
➢ Observamos que o ganho do amplificador com CS é maior do que o ganho do amplificador sem 
o capacitor Cs. 
 
 
43 
 
1.3. Configuração fonte-comum usando divisor de tensão de porta e RS tendo capacitor de 
desacoplamento CS 
O circuito do amplificador na configuração fonte-comum com JFET empregando divisor de tensão na 
porta e tendo capacitor de desacoplamento para o resistor RSé mostrado na Figura 37 
 
Figura 37 - Configuração de amplificador fonte-comum com JFET usando divisor de tensão de porta e 
tendo capacitor de desacoplamento CS 
Após substituir a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 38 que será usado para a 
determinação das impedâncias de entrada Zi, de saída Zo e do ganho de tensão AV. 
 
Figura 38 - Circuito equivalente CA do amplificador fonte-comum com JFET usando divisor de tensão 
na porta e tendo capacitor de desacoplamento CS 
Observa-se que, à exceção dos resistores R1 e R2 na entrada do circuito do amplificador, o restante do 
circuito equivalente CA do amplificador é igual ao da configuração com autopolarização com capacitor 
de desacoplamento CS. 
Impedância de entrada Zi 
Como os resistores R1 e R2 que formam o divisor de tensão de porta ficam efetivamente em paralelo 
com a entrada do modelo equivalente CA do JFET, a impedância de entrada será: 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 28 ) 
 
44 
 
Como observado anteriormente, a parcela correspondente à saída do circuito equivalente CA do 
amplificador com divisor de tensão de porta é igual à do amplificador com autopolarização, 
significando que a dedução da impedância de saída e ganho de tensão são exatamente iguais, assim: 
Impedância de saída Zo 
A impedância de saída é determinada com Vi = 0, significando que Vgs e gmVgs também são iguais a 
zero, logo: 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 29 ) 
E se rd ≥ 10RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 30) 
Ganho de tensão AV 
𝑉𝑜 = −𝑔𝑚𝑉𝑔𝑠(𝑟𝑑‖𝑅𝑑) 
Sendo Vgs = Vi 
Logo: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) Equação ( 31 ) 
E se rd ≥ 10RD: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 Equação ( 32 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
 
 
 
 
 
 
 
 
 
45 
 
1.4. Configuração fonte-comum com divisor de tensão na porta e RS sem capacitor de 
desacoplamento CS 
O circuito do amplificador na configuração fonte-comum com JFET empregando divisor de tensão na 
porta sem capacitor de desacoplamento para o resistor RS é mostrado na Figura 39: 
 
Figura 39 - Configuração de amplificador fonte-comum com JFET com divisor de tensão na porta e sem 
o capacitor de desacoplamento CS 
Após substituir a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito do amplificador para a análise em CA mostrado na Figura 40. 
 
Figura 40 - Circuito equivalente CA do amplificador fonte-comum com JFET com divisor de tensão na 
porta e sem capacitor de desacoplamento CS 
Mais uma vez observamos à exceção dos resistores R1 e R2 na entrada do circuito do amplificador, o 
restante do circuito equivalente CA do amplificador é igual ao da configuração com autoploarização 
sem o capacitor de desacoplamento CS. 
Impedância de entrada Zi 
Como os resistores R1 e R2 que formam o divisor de tensão de estão em paralelo com a entrada do 
modelo equivalente CA do JFET, a impedância de entrada será: 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 33 ) 
46 
 
E as deduções da impedância de saída e do ganho são as mesmas já efetuadas para a configuração 
com autoploarização sem o capacitor de desacoplamento CS. Logo: 
Impedância de saída Zo 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 Equação ( 34 ) 
Para o caso de: 
𝑟𝑑 ≥ 10 × 𝑅𝐷 
Temos para os termos do denominador que: 
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
) ≥
𝑅𝐷
𝑟𝑑
 
E assim podemos aproximá-lo para: 
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
≅ 1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
O que resulta na simplificação da impedância de saída para: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 35 ) 
Ganho de tensão AV 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
E admitindo que: 
𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 Equação ( 36 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV estabelece que há um deslocamento de fase de 
180° entre as tensões de entrada e saída. 
 
 
 
 
 
47 
 
Comparação entre os ganhos das configurações com divisor de tensão de porta com CS e sem CS 
Vamos comparar as equações dos ganhos das configurações com divisor de tensão com e sem o 
capacitor de desacoplamento CS, ou seja: 
• Ganho de tensão AV para divisor de tensão com CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
E: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 para rd ≥ 10RD 
• Ganho de tensão AV para divisor de tensão sem CS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
E: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 com 𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
Observamos que o ganho do amplificador com CS é maior do que o ganho do amplificador sem o 
capacitor Cs 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
48 
 
2. Configuração porta-comum 
A configuração porta-comum tem esta denominação por apresentar o terminal da porta do JFET 
conectado a um ponto comum à entrada e à saída do amplificador ou estando em um potencial muito 
próximo a terra. Esta configuração pode empregar ou não um capacitor em conectado entre a porta e 
a terra, sendo a finalidade do capacitor desacoplar o(s) resistor(es) de porta, caso exista(m) e 
efetivamente conectando o terminal de porta à terra em CA. 
O circuito do amplificador JFET na configuração porta-comum é mostrado na Figura 41. 
 
Figura 41 – Configuração de amplificador com JFET na configuração porta-comum 
Após substituir a fonte de tensão e os capacitores por curto circuitos bem como o JFET por seu modelo 
CA equivalente, obtemos o circuito para a análise em CA mostrado na Figura 42, que será usado para a 
determinação das impedâncias de entrada Zi, de saída Zo e do ganho de tensão AV. 
 
Figura 42 - Circuito equivalente CA do amplificador porta comum com JFET 
Como a entrada de sinal na configuração base comum é no terminal de fonte e a saída de sinal no 
terminal de dreno, o resultado é que no equivalente CA não há mais a isolação entre a entrada e saída 
do circuito devido à presença da fonte de corrente controlada estar conectada diretamente entre os 
terminais de dreno e fonte. 
 
 
 
 
 
 
49 
 
Impedância de entrada Zi 
Da figura 46, vemos que o resistor de fonte RS está conectado em paralelo com a impedância 
equivalente do circuito Zi’ que é formada pela fonte gmVgs, a resistência de saída rd do JFET e o resistor 
de dreno RD. Assim, a impedância de entrada será formada pela associação em paralelo de RS com Z’i. 
Vamos denominar esta impedância equivalente de Z’i e, para encontrá-la, podemos redesenhar o 
circuito visto por RS de acordo como mostra a Figura 43. 
 
Figura 43 – Circuito para determinação da impedância Z’i 
Sabendo que a impedância na entrada de um circuito é dada pela razão entre a tensão e corrente na 
entrada deste circuito, vamos estabelecer uma tensão V’ e uma corrente I’ na entrada do circuito da 
Figura 47. 
E aplicando a lei das correntes de Kirchhoff ao nó “a”: 
𝐼′ − 𝐼𝑟𝑑 + 𝑔𝑚𝑉𝑔𝑠 = 0 
𝐼′ = 𝐼𝑟𝑑 − 𝑔𝑚𝑉𝑔𝑠 
E como: 
𝑉′ = 𝑉𝑟𝑑 + 𝑉𝑅𝐷 ou então 𝑉𝑟𝑑 = 𝑉
′ − 𝑉𝑅𝐷 
Sendo que: 
𝑉𝑅𝐷 = 𝐼′𝑅𝐷 
Logo: 
𝑉𝑟𝑑 = 𝑉
′ − 𝐼′𝑅𝐷Mas também sabendo que: 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
=
𝑉′ − 𝐼′𝑅𝐷
𝑟𝑑
 
𝑉𝑔𝑠 = −𝑉
′ 
 
50 
 
Assim, substituindo as expressões anteriores na equação nodal: 
𝐼′ =
𝑉′ − 𝐼′𝑅𝐷
𝑟𝑑
− 𝑔𝑚(−𝑉′) 
𝐼′ =
𝑉′
𝑟𝑑
−
𝐼′𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑉′ 
Coletando os termos: 
𝐼′ +
𝐼′𝑅𝐷
𝑟𝑑
= 𝑔𝑚𝑉
′ +
𝑉′
𝑟𝑑
 
𝐼′ (1 +
𝑅𝐷
𝑟𝑑
) = 𝑉′ (𝑔𝑚 +
1
𝑟𝑑
) 
𝑍𝑖
′ =
𝑉′
𝐼′
=
1 +
𝑅𝐷
𝑟𝑑
𝑔𝑚 +
1
𝑟𝑑
=
𝑟𝑑 + 𝑅𝐷
1 + 𝑔𝑚𝑟𝑑
 Equação ( 37 ) 
E como a impedância de entrada Zi do circuito equivalente tem CA é o paralelo da resistência RS com a 
impedância Z’i: 
𝑍𝑖 = 𝑅𝑆‖𝑍𝑖
′ 
Resulta em: 
𝑍𝑖 = 𝑅𝑆|| (
𝑟𝑑 + 𝑅𝐷
1 + 𝑔𝑚𝑟𝑑
) Equação ( 38 ) 
Se admitirmos que 𝑟𝑑 ≥ 10𝑅𝐷 temos que 
𝑅𝐷
𝑟𝑑
≪ 1 e sendo 
1
𝑟𝑑
≪ 𝑔𝑚 , a Equação 37 pode ser 
aproximada para: 
𝑍𝑖
′ =
𝑉′
𝐼′
=
1 +
𝑅𝐷
𝑟𝑑
𝑔𝑚 +
1
𝑟𝑑
≅
1
𝑔𝑚
 
E assim temos a seguinte aproximação para Zi: 
𝑍𝑖 ≅ 𝑅𝑆||
1
𝑔𝑚
 Equação ( 39 ) 
 
 
 
 
 
51 
 
Impedância de saída Zo 
A impedância de saída é determinada com Vi = 0, significando que Vgs e gmVgs também são iguais a 
zero, logo: 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 40 ) 
E se rd ≥ 10RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 41 ) 
Ganho de tensão AV 
Para a determinação do ganho de tensão, vamos utilizar novamente o circuito equivalente CA do 
amplificador, porém somente com as tensões e correntes necessárias para o equacionamento, tal 
como mostra a Figura 44. 
 
Figura 44 - Circuito equivalente CA do amplificador porta-comum com JFET para a determinação do 
ganho de tensão 
Aplicando a lei das correntes de Kirchhoff no nó “b”: 
𝐼𝐷 − 𝑔𝑚𝑉𝑔𝑠 − 𝐼𝑟𝑑 = 0 
𝐼𝐷 = 𝐼𝑟𝑑𝑔𝑚 + 𝑉𝑔𝑠 
E como: 
𝑉𝑔𝑠 = −𝑉𝑖 
𝑉𝑟𝑑 = 𝑉𝑜 − 𝑉𝑖 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
=
𝑉𝑜 − 𝑉𝑖
𝑟𝑑
 
Substituindo na equação nodal: Mas Também: 
𝐼𝐷 =
𝑉𝑜 − 𝑉𝑖
𝑟𝑑
+ 𝑔𝑚(−𝑉𝑖) 
 
 
52 
 
Mas Também: 
𝑉𝑜 = −𝑉𝑅𝐷 = −𝐼𝐷𝑅𝐷 
𝑉𝑜 = − (
𝑉𝑜 − 𝑉𝑖
𝑟𝑑
− 𝑔𝑚𝑉𝑖) 𝑅𝐷 
𝑉𝑜 =
𝑉𝑖𝑅𝐷
𝑟𝑑
−
𝑉𝑜𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑅𝐷𝑉𝑖 
𝑉𝑜 +
𝑉𝑜𝑅𝐷
𝑟𝑑
=
𝑉𝑖𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑅𝐷𝑉𝑖 
𝑉𝑜 (1 +
𝑅𝐷
𝑟𝑑
) = 𝑉𝑖 (
𝑅𝐷
𝑟𝑑
+ 𝑔𝑚𝑅𝐷) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
(𝑔𝑚𝑅𝐷 +
𝑅𝐷
𝑟𝑑
)
(1 +
𝑅𝐷
𝑟𝑑
)
 Equação ( 42 ) 
E se rd ≥ 10RD: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= 𝑔𝑚𝑅𝐷 Equação ( 43 ) 
Relação de fase 
O ganho de tensão AV sendo positivo significa que os sinais de entrada e saída estão em fase na 
configuração porta comum. 
 
 
 
 
 
 
 
 
 
 
 
 
53 
 
3. Configuração dreno-comum (ou seguidor de fonte) 
A configuração dreno comum tem esta denominação por apresentar o terminal do dreno do JFET 
conectado a um ponto comum à entrada e à saída do amplificador. O circuito do amplificador dreno-
comum é mostrado na Figura 45. 
 
Figura 45 - Configuração de amplificador com JFET na configuração dreno comum 
Como o termina de dreno apresenta-se diretamente conectado à fonte de alimentação VDD, esse fato 
não é aparente no circuito com o símbolo do JFET da Figura 49. No entanto, mesmo que não seja 
explicitamente mostrado no circuito, sempre existe um capacitor conectado entre o terminal de dreno 
e a terra que em correte alternada irá efetivamente conectar o terminal de dreno a terra. 
Observe também que nessa configuração, a saída de tensão é obtida do terminal de fonte do JFET. 
No entanto, a designação “dreno-comum” torna-se evidente quando os capacitores de 
desacoplamento e a fonte de alimentação são curto-circuitados para se obter o modelo CA do 
amplificador, o qual é mostrado na Figura 46. 
 
Figura 46 - Circuito equivalente CA do amplificador dreno-comum com JFET 
No modelo CA do amplificador dreno-comum devido a escolha do terminal de terra estar localizado na 
parte inferior do esquema, a fonte de corrente controlada é disposta com a seta indicativa do sentido 
da corrente apontando para cima. 
Impedância de entrada Zi 
Do circuito equivalente, como há um circuito aberto entre a porta e a fonte: 
𝑍𝑖 = 𝑅𝐺 Equação ( 44 ) 
54 
 
Impedância de saída Zo 
Ao estabelecermos que Vi =0V o terminal da porta ficará diretamente conectado a terra, e assim o 
circuito equivalente CA pode ser redesenhado tal como mostra a Figura 47. 
 
Figura 47 – Circuito equivalente CA para a determinação da impedância de saída Zo 
Logo: 
𝑍𝑜 =
𝑉𝑜
𝐼𝑜
|
𝑉𝑖=0
 Equação ( 45 ) 
Aplicando0 a lei das correntes de Kirchhoff ao nó “S” vem: 
𝐼𝑜 + 𝑔𝑚𝑉𝑔𝑠 − 𝐼𝑟𝑑 − 𝐼𝑆 = 0 
𝐼𝑜 = 𝐼𝑟𝑑 + 𝐼𝑆 − 𝑔𝑚𝑉𝑔𝑠 
Sendo: 
𝐼𝑟𝑑 =
𝑉𝑟𝑑
𝑟𝑑
 
𝐼𝑆 =
𝑉𝑅𝑆
𝑅𝑆
 
𝑉𝑟𝑑 = 𝑉𝑅𝑆 = 𝑉𝑜 
Substituindo na equação nodal: 
𝐼𝑜 =
𝑉𝑜
𝑟𝑑
+
𝑉𝑜
𝑅𝑆
− 𝑔𝑚(−𝑉𝑜) 
𝐼𝑜 = 𝑉𝑜 (
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚) 
𝑍𝑜 =
𝑉𝑜
𝐼𝑜
=
𝑉𝑜
𝑉𝑜 (
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚)
 
𝑍𝑜 =
1
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚
=
1
1
𝑟𝑑
+
1
𝑅𝑆
+
1
1 𝑔𝑚⁄
 
 
55 
 
Sendo que essa equação para Zo equivale à associação em paralelo de três resistências: 
𝑍𝑜 = 𝑟𝑑‖𝑅𝑆‖1 𝑔𝑚⁄ Equação ( 46 ) 
Ganho de tensão AV 
A partir do circuito equivalente CA, a tensão de saída Vo é dada por: 
𝑉𝑜 = 𝑔𝑚𝑉𝑔𝑠 × (𝑟𝑑‖𝑅𝑆) 
Mas como: 
𝑉𝑔𝑠 = 𝑉𝐺 − 𝑉𝑆 
𝑉𝐺 = 𝑉𝑖 
𝑉𝑆 = 𝑉𝑜 
Tem-se: 
𝑉𝑔𝑠 = 𝑉𝑖 − 𝑉𝑜 
Logo: 
𝑉𝑜 = 𝑔𝑚(𝑉𝑖 − 𝑉𝑜)(𝑟𝑑‖𝑅𝑆) 
𝑉𝑜 = 𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝑆) − 𝑔𝑚𝑉𝑜(𝑟𝑑‖𝑅𝑆) 
𝑉𝑜 − 𝑔𝑚𝑉𝑜(𝑟𝑑‖𝑅𝑆) = 𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝑆) 
𝑉𝑜[1 + 𝑔𝑚(𝑟𝑑‖𝑅𝑆)] = 𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
𝑔𝑚(𝑟𝑑‖𝑅𝑆)
1 + 𝑔𝑚(𝑟𝑑‖𝑅𝑆)
 Equação ( 47 ) 
E se rd ≥ 10RS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
≅
𝑔𝑚𝑅𝑆
1 + 𝑔𝑚𝑅𝑆
 Equação ( 48 ) 
Como nas equações 45 e 46 os denominadores são sempre maiores que os numeradores por um fator 
igual a 1, o ganho da configuração dreno comum é sempre menor do que 1. 
Relação de fase 
O ganho de tensão AV sendo positivo, significa que os sinais de entrada e saída estão em fase na 
configuração porta comum. 
Considerando a situação onde os valores de gm e RS sejam tais que o ganho de tensão fique próximo da 
unidade, a tensão na saída terá a mesma fase e praticamente a mesma amplitude da tensão de 
entrada, diz-se que tensão de saída na fonte segue a tensão na entrada. 
Essa é a origem do nome alternativo “seguidor de fonte” para a configuração. 
56 
 
Efeitos das resistências de carga RL e resistência interna do gerador RS 
Até agora todos parâmetros dos amplificadores foram determinados para o caso sem carga, isto é, 
com o terminal de saída aberto e considerando o sinal de entrada sendo aplicado por um gerador 
ideal, significando que sua resistência interna é nula. 
Para se efetuar a análise dos efeitos da resistência de carga e da resistência interna do gerador 
devemos empregar o modelo CA conectando uma resistência de carga RL na saída do modelo CA do 
amplificador, bem como inserir uma resistência em série com o gerador RS e a entrada do modelo CA 
e efetuar análises semelhantes às efetuadas para as condições sem RL e RS. 
Já para a determinação do ganho, além do método anterior, podemos empregar uma segunda 
possibilidade que consiste em empregar o modelo equivalente do sistema de duas portas do 
amplificador, juntamente com os parâmetrosdeterminados para a situação sem as resistências de 
carga e do gerador. 
Sistemas de duas portas 
Há muitas situações onde somente temos à disposição as características dos terminais de um sistema 
ao invés das características dos componentes individuais dele. Um sistema desse tipo é representado 
na Figura 48. 
 
Figura 48 - Representação na forma de diagrama de blocos dos amplificadores 
O sistema da Figura 48 é denominado de sistema de duas portas pelo fato de existirem dois conjuntos 
de terminais: um na entrada e outro na saída. 
O ganho dos amplificadores onde a resistência de carga é infinita e a resistência do gerador é nula é 
comumente denominado de ganho de tensão sem carga (no load) e tem a seguinte notação: 
𝐴𝑉𝑁𝐿 =
𝑉𝑜
𝑉𝑖
 Equação ( 49 ) 
 
 
 
 
 
57 
 
Para o caso dos amplificadores, temos que considerar os parâmetros relevantes que são esboçados 
dentro dos limites do sistema de duas portas, tal como mostra a Figura 49. 
 
Figura 49 – Elementos internos do sistema de duas portas de um amplificador 
A resistência de entrada Ri, a resistência de saída Ro e o ganho 𝐴𝑉𝑁𝐿são fornecidas ou determinadas na 
condição em que a resistência de carga é infinita e a resistência do gerador é nula. 
Assim, sem carga a tensão de saída do sistema é: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖 Equação ( 50 ) 
E como não há carga, a corrente de saída Io = 0A, resultando em: 
𝑉𝑅𝑜 = 𝐼𝑜 × 𝑅𝑜 = 0 × 𝑅𝑜 = 0𝑉 
A resistência de saída é definida com Vi = 0V, o que significa que: 
𝐴𝑉𝑁𝐿 × 𝑉𝑖 = 0 
E portando a fonte de tensão controlada 𝐴𝑉𝑁𝐿𝑉𝑖 pode ser substituída por um curto-circuito. O 
resultado é então: 
𝑍𝑜 = 𝑅𝑜 Equação ( 51 ) 
A resistência de entrada é definida pela lei de Ohm, sendo a razão entre a tensão de entrada Vi e a 
corrente de entrada: 
𝑍𝑖 =
𝑉𝑖
𝐼𝑖
= 𝑅𝑖 Equação ( 52 ) 
 
 
 
 
 
 
 
 
58 
 
Vamos agora aplicar uma resistência de carga ao sistema de duas portas, tal como mostra a Figura 50. 
 
Figura 50 – Aplicação de uma carga no sistema de duas portas do amplificador 
A tensão de saída será: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
 Equação ( 53 ) 
E o ganho dado pela razão entre a tensão de saída Vo e a tensão de entrada no amplificador Vi 
considerando somente a resistência de carga (Load) é definido como AVL ou seja: 
𝐴𝑉𝐿 =
𝑉𝑜
𝑉𝑖
=
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
𝐴𝑉𝑁𝐿 Equação ( 54 ) 
Visto que a razão 
𝑅𝐿
𝑅𝑜+𝑅𝐿
 é sempre menor do que 1, chegamos a primeira conclusão: 
➢ O ganho de tensão com carga de um amplificador é sempre menor do que o valor do ganho 
sem carga. 
Vamos considerar agora a entrada do sistema de duas portas com um gerador onde resistência interna 
não é nula, tal como mostra a figura 51. 
 
Figura 51 – Inclusão de um gerador com resistência interna Rs 
Observamos de imediato que, como a seção de entrada está isolada da seção de saída: 
➢ A resistência interna da fonte não afeta os parâmetros Zi e 𝐴𝑉𝑁𝐿de um sistema de duas portas. 
Porém a tensão de entrada Vi na entrada do sistema de duas portas agora é dada por: 
𝑉𝑖 = 𝑉𝑠
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
 Equação ( 55 ) 
 
59 
 
Significando que a amplitude do sinal de entrada Vi é afetada pelo valor da resistência interna do 
gerador Ri, sendo que: 
➢ Quanto maior for o valor de Rs, menor será a tensão nos terminais de entrada do amplificador. 
Quanto a tensão de saída Vo, teremos que: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑠
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
 Equação ( 56 ) 
E o ganho dado pela razão entre a tensão de saída Vo e a tensão do gerador Vs considerando somente 
a resistência interna do gerador (source), é denominado de AVs ou seja: 
𝐴𝑉𝑠 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
𝐴𝑉𝑁𝐿 Equação ( 57 ) 
➢ E verificamos que o ganho de tensão com um gerador com resistência interna diferente de zero 
é sempre menor do que no caso de ter resistência interna nula. 
Nas análises anteriores, os efeitos das resistências Ri e Rs foram demonstrados individualmente. Vamos 
conjugar os efeitos de Ri e Rs e descobrir quais são os seus efeitos no ganho de tensão do amplificador. 
A Figura 52 mostra o sistema de duas portas do amplificador com RL em sua saída e o gerador com Rs 
em sua entrada. 
 
Figura 52 – Consideração dos efeitos de Rs e RL no ganho de um amplificador 
De acordo com as análises anteriores temos que 
A tensão de saída Vo (dada pela Equação 56) é 𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑖
𝑅𝐿
𝑅𝑜+𝑅𝐿
 
E, sendo a tensão de entrada Vi (dada pela Equação 55) 𝑉𝑖 = 𝑉𝑠
𝑅𝑖
𝑅𝑠+𝑅𝑖
 
Substituindo a Equação 55 na Equação 56 obtemos a tensão de saída: 
𝑉𝑜 = 𝐴𝑉𝑁𝐿 × 𝑉𝑠
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
×
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
 Equação ( 58 ) 
 
 
60 
 
O ganho dado pela razão entre a tensão de saída Vo e a tensão do gerador Vs considerando a 
resistência interna do gerador e a resistência de carga é denominado de ganho de tensão global do 
sistema, simbolizado por GV ou seja: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
×
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
𝐴𝑉𝑁𝐿 
E como 𝐴𝑉𝐿 =
𝑅𝐿
𝑅𝑜+𝑅𝐿
𝐴𝑉𝑁𝐿 (Equação 54) temos: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
× 𝐴𝑉𝐿 Equação ( 59 ) 
E assim fica demonstrado que o ganho de tensão do amplificador, considerando a resistência do 
gerador e a resistência de carga, é menor do que na situação onde a resistência do gerador é nula e a 
resistência de carga é infinita. 
Vamos determinar as impedâncias de entrada e saída e o ganho a partir do modelo equivalente CA 
para um amplificador na configuração fonte-comum considerando a resistência interna do gerador e 
uma impedância de carga. Depois será obtido o ganho do amplificador empregando o sistema de duas 
portas. 
O circuito deste amplificador é mostrado na Figura 53. 
 
Figura 53 – Amplificador com JFET na configuração fonte-comum com Rsig e RL 
Após a substituição do JFET pelo modelo CA equivalente tem-se a configuração mostrada na Figura 54. 
 
Figura 54 – Circuito do amplificador com JFET na configuração fonte-comum com Rsig e RL após a 
substituição do JFET pelo modelo CA. 
 
61 
 
Impedância de entrada Zi 
A impedância de entrada do amplificador não se altera com a inclusão da resistência da resistência 
interna do gerador Rsig, sendo: 
𝑍𝑖 = 𝑅𝐺 Equação ( 60 ) 
Impedância de saída Zo 
A impedância de saída também não se altera com a inclusão da resistência de carga RL, sendo igual à 
que foi determinada anteriormente para a situação sem carga: 
𝑍𝑜 = 𝑟𝑑‖𝑅𝐷 Equação ( 61 ) 
Ganho de tensão AvL 
Aplicando a lei das correntes de Kirchhoff no nó D: 
−𝑉𝑜
(𝑟𝑑||𝑅𝐷||𝑅𝐿)
− 𝑔𝑚𝑉𝑔𝑠 = 0 
E sendo 𝑉𝑔𝑠 = 𝑉𝑖: 
𝑉𝑜 = −𝑔𝑚𝑉𝑖(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) 
𝐴𝑉𝐿 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) Equação ( 62 ) 
Ganho de tensão global GV 
A tensão de entrada Vi é obtida aplicando-se um divisor de tensão considerando a tensão do gerador 
Vs, a resistência interna do gerador Rsig e a resistência de porta RG do JFET: 
𝑉𝑖 = 𝑉𝑠 ×
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
 
A partir da equação do ganho de tensão AVL: 
𝑉𝑜 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) × 𝑉𝑖 
𝑉𝑜 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) × 𝑉𝑠 ×
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
 
Logo o ganho global GV para o modelo CA é: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
= (
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
) [−𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿)] Equação ( 63 ) 
 
 
 
62 
 
Obtenção dosganhos de tensão pelo sistema de das portas 
Será empregado a agora o método do sistema de duas portas para a determinação do ganho de 
tensão somente considerando a resistência de carga AvL e do ganho de tensão global do sistema GV. 
Ganho de tensão AvL 
Iremos partir do ganho de tensão resultante da análise do modelo de duas portas do amplificador para 
o caso onde somente a resistência de carga estava presente que foi a Equação 53, ou seja: 
𝐴𝑉𝐿 =
𝑉𝑜
𝑉𝑖
=
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
𝐴𝑉𝑁𝐿 
• O sistema de duas portas apresentado é um modelo com parâmetros genéricos que devem ser 
substituídos pelos parâmetros do amplificador a que deve ser que deve ser aplicado. 
Assim, 𝐴𝑉𝑁𝐿 equivale ao ganho de tensão do amplificador a JFET na configuração fonte-comum com o 
capacitor de desacoplamento do resistor de fonte sem a resistência interna do gerador e a resistência 
de carga, que é dado por: 
𝐴𝑉𝑁𝐿 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
Após a substituição, tem-se: 
𝐴𝑉𝐿 =
𝑉𝑜
𝑉𝑖
=
𝑅𝐿
𝑅𝑜 + 𝑅𝐿
[−𝑔𝑚(𝑟𝑑‖𝑅𝐷)] Equação ( 64 − a ) 
E Ro equivale à impedância de saída do amplificador a JFET na configuração fonte-comum com o 
capacitor de desacoplamento do resistor de fonte, sem a resistência interna do gerador e a 
resistência de carga, ou seja: 
𝑅𝑜 = 𝑍𝑜 = 𝑟𝑑‖𝑅𝐷 
Novamente substituindo: 
𝐴𝑉𝐿 =
𝑅𝐿 (−𝑔𝑚
𝑟𝑑 × 𝑅𝐷
𝑟𝑑 + 𝑅𝐷
)
𝑟𝑑 × 𝑅𝐷
𝑟𝑑 + 𝑅𝐷
+ 𝑅𝐿
= −𝑔𝑚
𝑅𝐿 × 𝑟𝑑 × 𝑅𝐷
𝑟𝑑+𝑅𝐷
𝑟𝑑 × 𝑅𝐷 + 𝑅𝐿(𝑟𝑑 + 𝑅𝐷)
𝑟𝑑 + 𝑅𝐷
= −𝑔𝑚
𝑅𝐿 × 𝑟𝑑 × 𝑅𝐷
𝑟𝑑 × 𝑅𝐷 + 𝑅𝐿 × 𝑟𝑑 + 𝑅𝐿 × 𝑅𝐷
 
Chega-se a: 
𝐴𝑉𝐿 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) Equação ( 64 − b ) 
 
 
 
 
 
63 
 
Ganho de tensão global GV 
Tal como no caso anterior, vamos partir do ganho de tensão resultante da análise do modelo de duas 
portas do amplificador, mas na situação onde tanto a resistência do gerador quanto a resistência de 
carga estavam presentes, que é dada pela Equação 59, ou seja: 
𝐺𝑉 =
𝑉𝑜
𝑉𝑠
=
𝑅𝑖
𝑅𝑠 + 𝑅𝑖
× 𝐴𝑉𝐿 
Sendo que Ri equivale a à impedância de entrada do amplificador a JFET na configuração fonte-comum 
com o capacitor de desacoplamento do resistor de fonte com a resistência interna do gerador e a 
resistência de carga, ou seja: 
𝑅𝑖 = 𝑍𝑖 = 𝑅𝐺 
E Rs corresponde à resistência interna do gerador Rsig: 
𝑅𝑠 = 𝑅𝑠𝑖𝑔 
Juntamente com a Equação 64-b que define o ganho com carga: 
𝐴𝑉𝐿 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿) 
Substituindo vem: 
𝐺𝑣 = (
𝑅𝐺
𝑅𝑠𝑖𝑔 + 𝑅𝐺
) [−𝑔𝑚(𝑟𝑑‖𝑅𝐷‖𝑅𝐿)] Equação ( 65 ) 
Observamos que as equações dos ganhos anteriores coincidem com as obtidas na análise empregando 
o modelo CA. 
Fica como tarefa para os estudantes a dedução das equações dos ganhos AvL e Gv empregando ambos 
os métodos para as configurações dreno-comum sem o capacitor de desacoplamento do resistor de 
fonte, porta-comum e dreno-comum. 
 
 
 
 
 
 
 
 
 
64 
 
Tabela de equações 
A tabela a seguir compila as equações para Zi, Zo e Av para as configurações de amplificadores com JFET 
sem a resistência interna do gerador e sem carga. 
Configuração Zi Zo Av 
 
 
 
 
 
Fonte comum 
 
Autopolarização 
 
 
Com 
Cs 
 
 
 
𝑍𝑖 = 𝑅𝐺 
 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 
 
Se RD >> 10  rd: 
 
𝑍𝑜 = 𝑅𝐷 
 
 
𝐴𝑉 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
 
Se RD >> 10  rd: 
 
𝐴𝑉 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
 
 
 
Sem 
Cs 
 
 
 
 
𝑍𝑖 = 𝑅𝐺 
 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 
 
Se RD >> 10  rd: 
 
𝑍𝑜 ≅ 𝑅𝐷 
 
𝐴𝑉 = −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
 
Se rd >> 10  (RD +RS) 
 
𝐴𝑉 = −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 
 
 
 
 
 
 
Fonte Comum 
 
Divisor de tensão 
de porta 
 
 
Com 
Cs 
 
 
 
𝑍𝑖 = 𝑅1‖𝑅2 
 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 
 
Se RD >> 10  rd: 
 
𝑍𝑜 = 𝑅𝐷 
 
 
𝐴𝑉 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
 
Se RD >> 10  rd: 
 
𝐴𝑉 = −𝑔𝑚(𝑟𝑑‖𝑅𝐷) 
 
 
 
 
Sem 
Cs 
 
 
 
 
𝑍𝑖 = 𝑅1‖𝑅2 
 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 
 
Se RD >> 10  rd: 
 
𝑍𝑜 ≅ 𝑅𝐷 
 
 
𝐴𝑉 = −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
 
Se rd >> 10  (RD +RS) 
 
𝐴𝑉 = −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 
 
 
 
 
Porta comum 
 
𝑍𝑖 = 𝑅𝑆|| (
𝑟𝑑 + 𝑅𝐷
1 + 𝑔𝑚𝑟𝑑
) 
 
Se RD >> 10rd: 
 
𝑍𝑖 ≅ 𝑅𝑆||
1
𝑔𝑚
 
 
 
 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 
 
Se RD >> 10rd 
 
𝑍𝑜 = 𝑅𝐷 
 
 
𝐴𝑉 =
(𝑔𝑚𝑅𝐷 +
𝑅𝐷
𝑟𝑑
)
(1 +
𝑅𝐷
𝑟𝑑
)
 
 
Se RD >> 10  rd: 
 
𝐴𝑉 = 𝑔𝑚𝑅𝐷 
 
 
Dreno comum 
 
 
 
𝑍𝑖 = 𝑅𝐺 
 
 
 
𝑍𝑜 = 𝑟𝑑‖𝑅𝑆‖1 𝑔𝑚⁄ 
 
 
𝐴𝑉 =
𝑔𝑚(𝑟𝑑‖𝑅𝑆)
1 + 𝑔𝑚(𝑟𝑑‖𝑅𝑆)
 
 
Se RD >> 10  rs: 
 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
≅
𝑔𝑚𝑅𝑆
1 + 𝑔𝑚𝑅𝑆
 
 
 
65 
 
MOSFET 
Os MOSFETs se subdividem em MOSFET tipo Depleção e MOSFET tipo Intensificação que definem os 
seus modos básicos de operação. 
MOSFET tipo Depleção 
Construção 
O MOSFET tipo depleção é basicamente construído formando uma camada grossa de material tipo p a 
partir de uma base de silício a qual é chamada de substrato. Em alguns casos o substrato está 
internamente conectado ao terminal da fonte. 
➢ Porém em muitos dispositivos há um terminal adicional denominado de SS tendo-se um 
dispositivo de quatro terminais. 
Os terminais de dreno e fonte são conectados por meio de contatos metálicos às regiões n-dopadas 
ligadas entre si por um canal n, tal como mostra a Figura 55. 
 
Figura 55 - MOSFET tipo depleção de canal n 
A porta também é conectada a superfície metálica de contato, mas permanece isolada do canal n por 
uma camada isolante muito fina de dióxido de silício (SiO2). 
Assim: 
➢ Não há conexão elétrica direta entre o terminal de porta e o canal de um MOSFET. 
Além disso: 
➢ É a camada isolante de SiO2 na construção do MOSFET a responsável pela desejável alta 
impedância de entrada do dispositivo. 
Assim, a impedância de entrada de um MOSFET é muito maior do que a de um JFET. 
➢ A designação do nome do dispositivo MOSFET vem dos contatos metálicos das conexões de 
dreno, fonte e porta (Metal), da camada de dióxido de silício (Oxide) e do silício (Silicon) das 
regiões tipo p e n. 
66 
 
Operação básica e curvas características 
Se conectarmos uma fonte de tensão positiva VDD aos terminais do dreno e da fonte e conectarmos os 
terminais da porta e da fonte a terra (VGS = 0V), haverá uma atração dos elétrons livres (portadores) 
do canal n para o potencial positivo do dreno, estabelecendo-se um fluxo de corrente do dreno para a 
fonte semelhante ao que atravessa o canal do JFET. 
Como esta corrente está ocorrendo com VGS = 0V, continua a ser denominada de IDSS. A Figura 56 
mostra essa situação. 
 
Figura 56 - MOSFET tipo depleção de canal n com VGS = 0V e uma tensão VDD aplicada 
O controle da corrente é efetuado aplicando-se uma tensão negativa entre a porta e a fonte, porém 
como a porta está isolada no MOSFET, não havendo junções como no JFET, a limitação de corrente 
ocorre de uma maneira diferente: 
Se aplicarmos uma tensão VGS negativa, este potencial negativo na porta tenderá a pressionar os 
elétrons em direção ao substrato p (cargas do mesmo tipo se repelem) e atrair lacunas do substrato 
tipo p (cargas opostas se atraem), tal como mostra a Figura 57. 
 
Figura 57 - Redução dos portadores livres no canal devido ao potencial negativo no terminal de porta 
67 
 
Dependendo da amplitude da polarizaçãonegativa estbelecida por VGS teremos um maior nível de 
recombinação entre elétrons e buracos reduzindo o número de elétrons livres no canal n disponíveis 
para a condução. 
➢ Quanto mais negativa for a polarização, maior é a taxa de recombinação e assim o valor 
resultante da corrente de dreno é reduzida à medida que VGS se torna mais negativa. 
O valor resultante da corrente de dreno é, portanto, reduzido conforme VGS se torna mais negativa. 
A Figura 58 mostra a situação onde VGS é reduzido para VGS = -1V, -2V e assim por diante, até atingir o 
valor de pinch-off de -6V. 
• Observe que que os valores resultantes de corrente de dreno e o traçado da curva de 
transferência são exatamente como os descritos para o JFET. 
 
Figura 58 - Características de dreno e transferência para um MOSFET tipo depleção de canal n 
Diferentemente do JFET canal n, o MOSFET tipo depleção de canal n permite a passagem de corrente 
para tensões VGS positivas. Vejamos a razão desse comportamento: 
Para valores positivos de VGS, a porta, agora com potencial positivo, atrai elétrons adicionais 
(portadores livres) do substrato tipo p devido à corrente de fuga reversa e estabelece novos 
portadores através de colisões resultantes de partículas aceleradas. 
A Figura 58 mostra que, conforme a tensão porta-fonte aumenta positivamente, a corrente de dreno 
cresce rapidamente pelas razões listadas anteriormente. 
Esse comportamento é evidenciado pelo espaçamento vertical entre as curvas VGS = 0V e VGS = 1V, 
indicando o quanto a corrente aumenta quando se varia VGS em 1V. 
Devido à elevação rápida da corrente, é necessário observar a especificação de máxima corrente de 
dreno já que pode ser ultrapassada com uma tensão positiva de porta. 
• Portanto, uma tensão VGS positiva intensifica o número de portadores livres no canal e 
consequentemente ocasiona um aumento de corrente mais intenso da corrente ID do que com 
VGS negativa. 
68 
 
➢ Por esta razão a região de tensões positivas de porta é denominada de região de 
intensificação (enhancement) e a região de tensões negativas de região de depleção 
(depletion). 
A curva de ID  VGS da Figura72 demonstra claramente que a equação de Shockley pode ser aplicada às 
características do MOSFET tipo depleção tanto na região de depleção quanto de intensificação. 
Somente é necessário usar o sinal de VGS apropriado e monitorá-lo nas operações matemáticas. 
MOSFET tipo depleção de canal p 
A construção do MOSFET tipo depleção de canal p é exatamente oposta à de canal n bem como as 
polaridades tensões para operação e sentidos das correntes são invertidos, o que se reflete nas curvas 
características, tal como mostra a Figura 59. 
 
 
Figura 59 - MOSFET tipo depleção de canal p com e curvas características para IDSS = 6mA e Vp = +6V 
Simbologia 
Os símbolos gráficos de um MOSFET tipo depleção de canal n e p são apresentados na Figura 60. 
 
 (a) MOSFETs tipo depleção de canal n (b) MOSFETs tipo depleção de canal p 
Figura 60 – Simbologia para MOSFETs tipo depleção canal n e canal p 
Note a diferenciação entre as simbologias no que se refere ao substrato estar ou não conectado 
internamente ao terminal de dreno nos MOSFETS. 
 
 
69 
 
Amplificadores com MOSFETs tipo depleção 
Conforme já visto anteriormente, a equação de Shockley se aplica aos MOSFETs tipo depleção, assim 
as configurações de autopolarização ou polarização com divisor de tensão nas topologias fonte-
comum, porta-comum e dreno-comum tem circuitos iguais aos apresentados para os JFETs e são 
analisadas da mesma forma. 
Análise CA de amplificadores com MOSFETs tipo depleção 
Novamente, como a equação de Shockley é aplicável aos MOSFETs tipo depleção, a equação da 
transcondutância gm é a mesma. 
Também o modelo equivalente CA para o MOSFET tipo depleção é exatamente igual ao do JFET, sendo 
apresentado na Figura 61. 
 
Figura 61 – Modelo equivalente CA do MOSFET tipo depleção 
A única diferença apresentada pelo MOSFET tipo depleção, devido a operar também em modo de 
intensificação é que: 
• A tensão entre dreno e fonte quiescente VGSQ pode ser positiva em dispositivos de canal n. 
• A tensão entre dreno e fonte quiescente VGSQ pode ser negativa em dispositivos de canal p. 
O resultado é que a transcondutância gm pode ser maior do que a transcondutância gm0. 
E como o modelo equivalente CA dos MOSFETs tipo depleção é igual ao dos JFETs, todas equações dos 
ganhos, impedâncias de entrada e impedâncias de saída para os casos onde a resistência interna do 
gerador é nula, resistência de carga é infinita, bem como para os casos onde a resistência interna do 
gerador não é nula e a resistência de carga é finita dos amplificadores com MOSFETs tipo depleção, são 
obtidas da mesma forma. Isso significa que são iguais às dos amplificadores com JFETs. 
 
 
 
 
 
 
 
70 
 
MOSFET tipo intensificação 
O MOSFET tipo intensificação é dispositivo eletrônico mais amplamente utilizado, especialmente no 
projeto de circuitos integrados (ICs). Comparado aos BJTs, os MOSFETs podem ser feitos em tamanhos 
bem menores e o processo de fabricação é relativamente simples 
Construção 
A Figura 62 mostra a estrutura física do MOSFET de intensificação canal n, sendo que a Figura 62-a 
mostra a vista por perspectiva e a 62-b a seção reta longitudinal. O transistor é fabricado em uma 
grossa camada de cristal de silício do tipo p que providencia o suporte para o dispositivo, o qual é 
denominado de substrato. 
Duas regiões tipo n fortemente dopadas, indicadas como n+, são criadas no substrato e estabelecem as 
regiões da fonte e do dreno. 
Uma camada fina de dióxido de silício (SiO2) com uma espessura tox (tipicamente 1 a 10nm), a qual é 
um excelente isolante, é crescida na superfície do substrato. Metal é depositado no topo da camada de 
óxido de silício para formar o eletrodo de porta (gate). Contatos metálicos também são conectados às 
regiões do dreno (drain) e fonte (source) e do substrato, o qual também é denominado de corpo 
(body). 
 
 (a) (b) 
Figura 62 – Estrutura física do transistor NMOS de intensificação. (a) Vista por perspectiva; (b) seção 
reta longitudinal 
Assim tem-se quatro terminais disponíveis: o terminal da porta (G), o terminal de fonte (S), o terminal 
de dreno (D) e o terminal de substrato ou corpo (B). 
Tal como no transistor MOSFET tipo depleção, a porta é isolada do canal n por uma camada de 
isolante, porém não há o canal entre as duas regiões dopadas do tipo n. 
Observe que o substrato forma junções pn com as regiões da fonte e do dreno. Na operação normal, 
estas junções pn são sempre mantidas reversamente polarizadas. O dreno estará sempre com uma 
tensão positiva em relação à fonte e as duas junções pn podem ser efetivamente cortadas 
simplesmente conectando o terminal de substrato ao terminal de fonte. 
Metal 
Óxido 
(SiO2) 
Região 
da 
fonte 
Região do dreno 
Região 
do 
canal 
Substrato 
tipo p 
(corpo) 
Fonte (S) Porta (G) Dreno (D) 
Corpo 
(B) 
Região do canal 
Óxido (SiO2) 
(espessura = tox) 
Substrato tipo p (corpo) 
71 
 
Operação e características 
Operação com tensão de porta zero 
Com tensão zero aplicada na porta, dois diodos em oposição existem série entre o dreno e a fonte, tal 
como mostra Figura 63. Um diodo é formado pela junção pn entre a região n+ do dreno e o substrato 
tipo p e o outro diodo é formado pela junção pn entre o substrato tipo p e a região n+ da fonte. Estes 
diodos impedem a conduçãode corrente da fonte para o dreno se uma tensão VDS for aplicada. 
 
Figura 63 – Diodos formados nas junções entre a região n+ do dreno e o substrato p e entre a região n+ 
da fonte e o substrato com tensão de porta zero 
Criando o canal para o fluxo de corrente 
Vamos considerar agora a situação mostrada na Figura 64 onde a fonte e o dreno foram ligados a terra e uma 
tensão positiva é aplicada a porta, tendo então uma tensão VGS positiva. 
 
 
Figura 64 – Transistor NMOS de intensificação com uma tensão positiva aplicada na porta 
A tensão positiva aplicada ocasiona inicialmente que as lacunas (que são carregadas positivamente) 
sejam repelidas da região do substrato abaixo da porta (a região do canal). 
Essas lacunas são empurradas para dentro do substrato, resultando em uma região de depleção 
próxima à camada de SiO2. 
Substrato tipo p 
Óxido (SiO2) 
Eletrodo da porta 
Canal 
induzido 
tipo n 
Região de depleção 
Substrato tipo p 
72 
 
Porém, a tensão positiva da porta atrai elétrons das regiões n+ da fonte e do dreno (onde eles 
existem em abundância) para a região próxima à superfície da camada de SIO2. A camada isolante 
impedirá que os portadores negativos sejam absorvidos pelo terminal da porta. 
• Quando um número suficiente de elétrons se acumular próximo à superfície do substrato 
abaixo da porta, uma região n é efetivamente criada, conectado as regiões da fonte e dreno. 
A figura 65 mostra a distribuição dos elétrons e lacunas e a região de depleção no transistor NMOS 
para essa situação. 
 
Figura 65 – Distribuição dos elétrons, lacunas e região de depleção para VD = VS = 0V e VGS com 
pequeno valor positivo no transistor NMOS 
➢ Pelo fato do canal ser induzido ou intensificado pela aplicação de uma tensão positiva entre a 
porta e a fonte, este tipo de MOSFET é chamado de MOSFET tipo intensificação (enhancement 
MOSFET) canal n ou alternativamente transistor NMOS. 
 
➢ O valor da tensão VGS onde um número suficiente de elétrons se acumula na região do canal 
para formar um canal condutivo é chamada de tensão de limiar (threshold voltage), sendo 
denominada por Vt. 
Verifica-se que a porta e a região do canal do MOSFET formam um capacitor de placas paralelas, 
sendo camada de óxido o dielétrico. O acúmulo de cargas positivas na porta e negativas no canal 
induzido cria um campo elétrico, que controla a quantidade de cargas no canal e assim a sua 
condutividade. 
➢ Esta é a origem do nome “Transistor de Efeito de Campo (Field Effect Transistor – FET). 
 
➢ E para que haja a formação do canal, a tensão ao longo do óxido deve exceder Vt. 
+ 
+ 
73 
 
Na situação onde a tensão VDS = 0, a tensão em cada ponto ao longo do canal é zero e a tensão ao 
longo do óxido, ou seja, entre a porta e os pontos ao longo do canal é uniforme e igual à VGS, tal como 
mostra a Figura 66. 
 
Figura 66 – Distribuição de tensão uniforme ao longo canal igual ao longo do canal 
 E o valor da tensão VGS que excede a tensão Vt é denominada de tensão efetiva (effective voltage) ou 
tensão de sobrepassagem (overdrive voltage), sendo denominada de VOV, ou seja: 
𝑉𝐺𝑆 − 𝑉𝑡 = 𝑉𝑂𝑉 Equação ( 66 ) 
Ou então: 
𝑉𝐺𝑆 = 𝑉𝑡 + 𝑉𝑂𝑉 Equação ( 67 ) 
Podemos expressar a magnitude da carga de elétrons no canal por: 
|𝑄| = 𝐶𝑜𝑥 ∙ (𝑊 × 𝐿) ∙ 𝑉𝑂𝑉 Equação ( 68 ) 
Onde: 
Cox - é denominada de capacitância do óxido, ou seja, é a capacitância do capacitor de cargas paralelas 
por unidade de área da porta sendo que a unidade é F/m2. 
W – largura do canal 
L – comprimento do canal 
E verificamos pela Equação 68 que aumentando VOV, aumenta proporcionalmente a magnitude de 
cargas do canal, ou seja, quanto maior a tensão VOV, mais fundo é o canal. 
 
 
 
 
VDS = 0 
Canal 
induzido 
tipo n 
Região de depleção 
VGS 
Substrato tipo p 
74 
 
Aplicando uma tensão entre dreno e fonte vds pequena 
Havendo um canal induzido, vamos aplicar uma tensão positiva entre o dreno e a fonte. Será 
considerado inicialmente o caso onde VDS é pequeno, ou seja, VDS ≤ 50mV. 
Com essa tensão VDS aplicada haverá fluxo de corrente através desta região tipo n induzida, tal como 
mostra a Figura 67. 
 
Figura 67 – Transistor NMOS com VGS > Vt e com um VDS pequeno aplicado. Nessa figura a região de 
depleção não é mostrada 
Desejamos calcular o valor da corrente de dreno ID. 
Como VDS é pequeno, podemos continuar a assumir que a tensão em cada ponto ao longo do canal é 
aproximadamente constante e igual ao valor no lado do terminal da fonte, ou seja, igual a VGS. 
➢ Assim, a tensão efetiva entre a porta e vários pontos ao longo do canal mantém-se igual a VOV. 
Devido às condições anteriores, a Equação 68 que é |𝑄| = 𝐶𝑜𝑥 ∙ (𝑊 ∙ 𝐿) ∙ 𝑉𝑂𝑉 continua válida. 
Para se poder calcular ID, devemos obter a carga por unidade de comprimento do canal, a qual pode 
ser encontrada a partir da Equação 69 como: 
|𝑄|
𝐿
=
|𝑄|
𝑢𝑛𝑖𝑑𝑎𝑑𝑒 𝑑𝑒 𝑐𝑜𝑚𝑝𝑟𝑖𝑚𝑒𝑛𝑡𝑜 𝑑𝑜 𝑐𝑎𝑛𝑎𝑙
= 𝐶𝑜𝑥 ∙ 𝑊 ∙ 𝑉𝑜𝑣 Equação ( 69 ) 
A tensão VDS estabelece o campo elétrico E ao longo do comprimento do canal: 
|𝐸| =
𝑉𝐷𝑆
𝐿
 Equação ( 70 ) 
Este campo elétrico ocasiona o deslocamento dos elétrons do canal em direção ao dreno com uma 
velocidade dada por: 
𝑉𝑒𝑙𝑜𝑐𝑖𝑑𝑎𝑑𝑒 𝑑𝑒 𝑑𝑒𝑠𝑙𝑜𝑐𝑎𝑚𝑒𝑛𝑡𝑜 𝑑𝑜𝑠 𝑒𝑙é𝑡𝑟𝑜𝑛𝑠 = 𝜇𝑛 ∙ |𝐸| = 𝜇𝑛 ∙
𝑉𝐷𝑆
𝐿
 Equação ( 71 ) 
➢ Onde μn é a mobilidade dos elétrons na superfície do canal. 
• Este é um parâmetro físico cujo valor depende da tecnologia de fabricação. 
(pequeno) 
Canal n induzido 
Substrato tipo p 
VGS 
75 
 
O valor de ID pode ser encontrado multiplicando a carga por unidade de comprimento de canal 
(Equação 69) pela velocidade de deslocamento dos elétrons (Equação 71): 
𝐼𝐷 =
|𝑄|
𝑢𝑛𝑖𝑑𝑎𝑑𝑒 𝑑𝑒 𝑐𝑜𝑚𝑝𝑟𝑖𝑚𝑒𝑛𝑡𝑜 𝑑𝑜 𝑐𝑎𝑛𝑎𝑙 
× 𝑉𝑒𝑙𝑜𝑐𝑖𝑑𝑎𝑑𝑒 𝑑𝑒 𝑑𝑒𝑠𝑙𝑜𝑐𝑎𝑚𝑒𝑛𝑡𝑜 𝑑𝑜 𝑒𝑙é𝑡𝑟𝑜𝑛 
𝐼𝐷 = 𝐶𝑜𝑥 ∙ 𝑊 ∙ 𝑉𝑂𝑉 × 𝜇𝑛 ∙
𝑉𝐷𝑆
𝐿
 
𝐼𝐷 = [(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) 𝑉𝑂𝑉] 𝑉𝐷𝑆 Equação ( 72 ) 
Observamos que para valores de VDS pequenos, o canal se comporta como uma resistência linear cujo 
valor é controlado pela tensão de sobrepassagem VOV, a qual por sua vez é determinada por VGS: 
𝑉𝑂𝑉 = 𝑉𝐺𝑆 − 𝑉𝑡 
𝐼𝐷 = [(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) (𝑉𝐺𝑆 − 𝑉𝑡)] 𝑉𝐷𝑆 Equação ( 73 ) 
E a condutância do canal gds pode ser encontrada pela Equação 72 ou Equação 73: 
𝑔𝐷𝑆 =
𝐼𝐷
𝑉𝐷𝑆
= (𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) 𝑉𝑂𝑉 Equação ( 74 ) 
Ou: 
𝑔𝐷𝑆 =
𝐼𝐷
𝑉𝐷𝑆
= (𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) (𝑉𝐺𝑆 − 𝑉𝑡) Equação ( 75 ) 
Podemos observar que a condutância é determinada pelo produto de três fatores: 
1) O produto (𝜇𝑛 ∙ 𝐶𝑜𝑥) é determinado pelo processo de fabricação do MOSFET sendo denominado de 
parâmetro de transcondutância do processo e simbolizado por kn’: 
𝑘𝑛
′ = 𝜇𝑛 ∙ 𝐶𝑜𝑥 Equação ( 76 ) 
• Como a unidade de μn é (m2/V∙s) e Cox é (F/m2), a dimensão de kn’ é A/V2. 
2) A razão (
𝑊
𝐿
) que é denominada de razão de aspecto do transistor. Significa que a condutância do 
canal é diretamente proporcional à largura e inversamente proporcional ao comprimento. Os 
valores de W e L podem ser escolhidos pelo projetista para obter as características v – i desejadas. 
• O produto do parâmetro de transcondutância do processo kn’ pela razão de aspecto do 
transistor (
𝑊
𝐿
) é denominado de parâmetro de transcondutância do MOSFET kn. 
𝑘𝑛= 𝑘𝑛
′ (
𝑊
𝐿
) Equação ( 77 − a ) 
Ou: 
𝑘𝑛 = (𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) Equação ( 77 − b ) 
• A unidade do parâmetro de transcondutância do MOSFET kn é também A/V2. 
76 
 
3) A tensão de sobrepassagem VOV, a qual determina a diretamente a magnitude da carga de elétrons 
no canal. 
Portanto, conclui-se que mantendo VDS pequeno, o MOSFET se comporta como uma resistência linear 
rDS controlada pela tensão de porta VGS. 
𝑟𝐷𝑆 =
1
𝑔𝑑𝑠
 
𝑟𝐷𝑆 =
1
(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿 ) 𝑉𝑂𝑉
=
1
𝑘𝑛 ∙ 𝑉𝑂𝑉
 Equação ( 78 − a ) 
Ou: 
𝑟𝐷𝑆 =
1
(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿 )
(𝑉𝐺𝑆 − 𝑉𝑡)
=
1
𝑘𝑛(𝑉𝐺𝑆 − 𝑉𝑡)
 Equação ( 78 − b ) 
 
A operação do MOSFET como uma resistência controlada por tensão é ilustrada pela Figura 68, com 
uma família de curvas de ID versus VDS para diversos valores de VGS. 
 
Figura 68 – Características ID – VDS de um MOSFET quando a tensão VDS é mantida pequena. O 
dispositivo opera como uma resistência linear cujo valor é controlado por VGS 
 
 
 
 
 
 
 
Inclinação 
77 
 
Operação com incremento de VDS 
Agora será considerada a situação onde a tensão VDS é aumentada. 
• Vamos manter VGS constante em um valor maior do que Vt, ou seja: 
𝑉𝐺𝑆 > 𝑉𝑡 
• Assim o MOSFET será operado a uma tensão de sobrepassagem VOV constante. 
Nessa situação, VDS aprece como uma queda de tensão constante ao longo do comprimento do canal, 
como mostra Figura 69. 
 
Figura 69 – Operação do MOSFET mantendo VGS constante e aumentando VDS. O canal se afunila e a 
sua resistência aumenta à medida que VDS é aumentada 
À medida que nos deslocamos ao longo do canal da fonte em direção ao dreno, a tensão medida em 
relação à fonte aumenta de zero a VDS. 
Assim, a tensão entre a porta e os pontos ao longo do canal decresce gradualmente de: 
➢ 𝑉𝐺𝑆 = 𝑉𝑡 + 𝑉𝑂𝑉 no terminal da fonte 
Para o valor que será deduzido a seguir: 
Sendo 𝑉𝐷𝑆 = 𝑉𝐺𝑆 + 𝑉𝐷𝐺 
E como 𝑉𝐷𝐺 = −𝑉𝐺𝐷 temos: 
𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝐺𝐷 logo: 
−𝑉𝐺𝐷 = −𝑉𝐺𝑆 + 𝑉𝐷𝑆 E assim a tensão no terminal do dreno é: 
• 𝑉𝐺𝐷 = 𝑉𝐺𝑆 − 𝑉𝐷𝑆 
Mas como 𝑉𝐺𝑆 = 𝑉𝑡 + 𝑉𝑂𝑉 também podemos expressar a tensão no terminal do dreno como: 
𝑉𝐺𝐷 = 𝑉𝑡 + 𝑉𝑂𝑉 − 𝑉𝐷𝑆 ou então: 
➢ 𝑉𝐺𝐷 = 𝑉𝑡 + (𝑉𝑂𝑉 − 𝑉𝐷𝑆) 
Canal n induzido 
Substrato tipo p 
78 
 
Como a profundidade do canal depende da tensão na porta, e especialmente da quantidade que essa 
tensão excede Vt, verificamos que a profundidade do canal não é mais uniforme. 
Ao invés disso, o canal se afunila sendo: 
• Mais fundo na fonte onde a profundidade é proporcional a VOV. 
• Mais raso no dreno, onde a profundidade é proporcional a 𝑽𝑶𝑽 − 𝑽𝑫𝑺. 
 
➢ Note que essa análise toma como referência a tensão na porta em relação a fonte e o dreno. 
Essa distribuição de tensão é melhor visualizada na Figura 70-a e a Figura 70-b mostra o formato do 
canal para essa situação. 
 
Figura 70 – Distribuição de tensão ao longo do canal com 𝑉𝐺𝑆 = 𝑉𝑡 + 𝑉𝑂𝑉. (a) Queda de tensão ao 
longo do canal. (b) Formato do canal para esta distribuição de tensão 
Assim em um MOSFET com 𝑉𝐺𝑆 = 𝑉𝑡 + 𝑉𝑂𝑉, a aplicação de VDS ocasiona uma queda de tensão linear ao 
longo do canal, com um valor médio de 
1
2
𝑉𝐷𝑆 nomeio do canal. 
➢ Note que VDS < VOV. 
➢ E como VGD > Vt, o canal ainda existe no terminal do dreno. 
Porém à medida que VDS é aumentado, o canal afunila cada vez mais e sua resistência aumenta em 
correspondência. 
 
 
 
Tensão 
Queda de tensão 
ao longo do canal 
Média 
VGD 
VDS 
Fonte 
Fonte Dreno 
Dreno 
(𝑉𝑂𝑉 −
1
2
𝑉𝐷𝑆) 
Canal 
𝛼(𝑉𝑂𝑉 − 𝑉𝐷𝑆) 
79 
 
Assim a curva ID – VDS não continua mais uma linha reta, ao invés disso tende a dobrar como mostra a 
Figura 71. 
 
Figura 71 – Corrente de dreno ID versus tensão de dreno para fonte VDS para um NMOS operado com 
VGS = Vt + VOV 
A equação que descreve esta porção da curva ID – VDS pode ser obtida pelas informações obtidas da 
Figura 70, sabendo que a carga na região afunilada do canal é proporcional à área da seção mostrada 
na Figura 70-b: 
𝐶𝑎𝑟𝑔𝑎 𝑑𝑜 𝑐𝑎𝑛𝑎𝑙 ∝ Á𝑟𝑒𝑎 𝑑𝑜 𝑐𝑎𝑛𝑎𝑙 = 
1
2
[𝑉𝑂𝑉 + (𝑉𝑂𝑉 − 𝑉𝐷𝑆)] 
𝐶𝑎𝑟𝑔𝑎 𝑑𝑜 𝑐𝑎𝑛𝑎𝑙 = 
𝑉𝑂𝑉
2
+
𝑉𝑂𝑉
2
−
1
2
𝑉𝐷𝑆 
𝐶𝑎𝑟𝑔𝑎 𝑑𝑜 𝑐𝑎𝑛𝑎𝑙 = 𝑉𝑂𝑉 −
1
2
𝑉𝐷𝑆 
Observação: A área do canal corresponde à área de um trapézio reto, dada por: 
Á𝑟𝑒𝑎 𝑑𝑜 𝑡𝑟𝑎𝑝é𝑧𝑖𝑜 = 
1
2
(𝐵 + 𝑏) ∙ ℎ 
Onde: 
B = base maior 
b = base menor 
h = altura 
Atenção: para essa dedução assume-se que a o comprimento do canal (que corresponde à altura h do 
trapézio reto) está normalizado para L, portanto L = 1. 
 
ID 
VDS 
Triodo 
(VDS ≤ VOV) 
Saturação 
VDS ≥ VOV 
A curva dobra devido ao 
aumento da resistência 
do canal com VDS 
Uma linha quase reta 
com inclinação 
proporcional a VOV 
A corrente satura, pois o 
canal é estrangulado no lado 
do dreno e VDS não afeta 
mais o canal 
80 
 
Logo a relação entre a corrente de dreno ID e a tensão entre dreno e fonte VDS pode ser encontrada 
substituindo a tensão de sobrepassagem VOV na Equação 72 (repetida abaixo) pela expressão da carga 
do canal, ou seja: 
𝐼𝐷 = [(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) 𝑉𝑂𝑉] 𝑉𝐷𝑆 
𝐼𝐷 = [(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) (𝑉𝑂𝑉 −
1
2
𝑉𝐷𝑆)] 𝑉𝐷𝑆 
E como 𝑘𝑛
′ = 𝜇𝑛 ∙ 𝐶𝑜𝑥 
𝐼𝐷 = 𝑘𝑛
′ (
𝑊
𝐿
) (𝑉𝑂𝑉 −
1
2
𝑉𝐷𝑆) 𝑉𝐷𝑆 Equação ( 79 ) 
Esta relação descreve a porção semi parabólica da curva ID – VDS da Figura 71. 
Ela também se aplica também ao segmento abaixo de VDS = 0. 
Observe que se VDS é reduzido, podemos desprezar o fator 
𝟏
𝟐
𝑽𝑫𝑺 relativo a VOV no fator entre 
parêntesis, e a expressão se reduz a: 
𝐼𝐷 = [(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) (𝑉𝑂𝑉 − 0)] 𝑉𝐷𝑆 
𝐼𝐷 = [(𝜇𝑛 ∙ 𝐶𝑜𝑥) (
𝑊
𝐿
) 𝑉𝑂𝑉] 𝑉𝐷𝑆 
Que corresponde à Equação 69 do caso onde tem-se o MOSFET operando como resistência controlada 
por tensão. 
Atenção: Esta simplificação somente se aplica a pequenos valores de VDS, isto é, próximos à origem. 
Por fim, a Equação 79 é frequentemente escrita nas formas alternativas: 
𝐼𝐷 = 𝑘𝑛
′ (
𝑊
𝐿
) (𝑉𝑂𝑉 ∙ 𝑉𝐷𝑆 −
1
2
𝑉𝐷𝑆
2 ) Equação ( 80 − a ) 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) (2 ∙ 𝑉𝑂𝑉 ∙ 𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ) Equação ( 80 − b ) 
 
Ou então como 𝑉𝑂𝑉 = (𝑉𝐺𝑆 − 𝑉𝑡): 
𝐼𝐷 = 𝑘𝑛
′ (
𝑊
𝐿
) [(𝑉𝐺𝑆 − 𝑉𝑡) ∙ 𝑉𝐷𝑆 −
1
2
𝑉𝐷𝑆
2 ] Equação ( 81 − a ) 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) [2(𝑉𝐺𝑆 − 𝑉𝑡) ∙ 𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] Equação ( 82 − b ) 
 
 
 
81 
 
Operação para VDS ≥ VOV 
Na situação anterior, foi assumido que mesmo com o canal afunilado ele possuía uma profundidade 
finita no dreno. 
• Isso é obtido mantendo-se VDS suficientemente pequeno de modo que a tensão entre a porta e 
o dreno VGD seja maior do que a tensão de limiar Vt. 
Essa era a situação mostrada na Figura 70-a. 
➢ Note que para obter essa situação, ou seja, não fechar completamente o canal, VDS não pode 
exceder VOV. 
Ou seja: 𝑉𝐷𝑆 < 𝑉𝑡 
Mas para o caso de 𝑉𝐷𝑆 = 𝑉𝑂𝑉 
Já que no terminal do dreno: 
𝑉𝐺𝐷 = 𝑉𝑡 + (𝑉𝑂𝑉 − 𝑉𝐷𝑆) = 𝑉𝑡 + (𝑉𝑂𝑉 − 𝑉𝑂𝑉) 
Logo: 𝑉𝐺𝐷 = 𝑉𝑡 
➢ E assim a profundidade do canal se reduz a zero. 
A Figura 72-a mostra VDSatingindo VOV e, consequentemente, VGD atingindo Vt enquanto a Figura 72-b 
mostra o formato do canal para essa situação. 
 
Figura 72 - Distribuição de tensão ao longo do canal com 𝑉𝐺𝑆 = 𝑉𝑡 + 𝑉𝑂𝑉 com VDS aumentado até VOV. 
(a) Queda de tensão ao longo do canal. (b) Formato do canal para esta distribuição de tensão 
Tensão 
Queda de tensão 
ao longo do canal 
Média 
VDS = VOV 
VGD = Vt 
Fonte 
Fonte 
Dreno 
Dreno 
Canal 
82 
 
A profundidade nula do canal no lado do dreno originou o nome constrição ou estrangulamento do 
canal (pinch-off). 
• Aumentar VDS para além do valor da tensão de sobrepassagem não tem efeito no formato do 
canal e na distribuição de cargas. 
 
➢ A corrente através do canal também se mantém constante no valor atingido para VDS = VOV. 
Assim, a corrente satura no valor encontrado pela substituição de VDS = VOV na Equação 79 repetida 
abaixo: 
𝐼𝐷 = 𝑘𝑛
′ (
𝑊
𝐿
) (𝑉𝑂𝑉 −
1
2
𝑉𝐷𝑆) 𝑉𝐷𝑆 
𝐼𝐷 = 𝑘𝑛
′ (
𝑊
𝐿
) (𝑉𝑂𝑉 −
1
2
𝑉𝑂𝑉) 𝑉𝑂𝑉 = 𝑘𝑛
′ (
𝑊
𝐿
) (
1
2
𝑉𝑂𝑉) 𝑉𝑂𝑉 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 =
1
2
𝑘𝑛𝑉𝑂𝑉
2 =
1
2
𝑘𝑛(𝑉𝐺𝑆 − 𝑉𝑡)
2 Equação ( 83 ) 
Nessa condição, diz-se então que o MOSFET entrou na região de saturação. 
➢ A tensão dreno-fonte VDS onde a saturação ocorre é denominada de VDsat. 
𝑉𝐷𝑠𝑎𝑡 = 𝑉𝑂𝑉 = 𝑉𝐺𝑆 − 𝑉𝑡 Equação ( 84 ) 
Deve-se notar que o estrangulamento do canal não significa o bloqueio do canal: a corrente continua 
a fluir através do canal estrangulado. 
E os elétrons que chegam no canal na extremidade do dreno são acelerados através da região de 
depleção que existe ali, bem como também os que estão dentro do terminal do dreno. 
➢ Qualquer incremento em VDS acima de VDSsat aparece como uma queda de tensão na região de 
depleção. 
 
➢ Assim, a corrente através do canal e a queda de tensão sobre ele se mantém constante. 
Consequentemente, a porção da curva onde ocorre a saturação é uma linha horizontal. 
E o nome da região de operação com um canal contínuo, isto é, sem estar estrangulado, é região de 
tríodo. 
• Este nome vem da semelhança de operação dos MOSFETs com as antigas válvulas termiônicas. 
Conforme foi visto, o termo parâmetro de transcondutância do MOSFET kn depende da dos materiais 
e geometria do dispositivo. Caso não seja disponibilizado nas folhas de dados do fabricante, pode ser 
determinado da seguinte forma: 
1
2
𝑘𝑛 =
𝐼𝐷(𝑙𝑖𝑔𝑎𝑑𝑜)
(𝑉𝐺𝑆(𝑙𝑖𝑔𝑎𝑑𝑜) − 𝑉𝑡)
2 Equação 85 
• Onde ID(ligado) e VGS(ligado) são obtidos em um ponto particular das curvas do dispositivo. 
83 
 
Simbologia 
A Figura 73-a mostra o símbolo de um MOSFET de intensificação canal n onde o terminal do substrato 
está acessível e a Figura 73-b onde o terminal do substrato está curto circuitado internamente ao 
terminal da fonte. A linha tracejada entre o dreno e a fonte significa que não há um canal entre os 
terminais em ausência de polarização. Em ambos os símbolos a seta apontando para dentro indica a 
polaridade do transistor, ou seja, dispositivo de canal n. para o dispositivo onde o 
 
 
 (a) (b) 
 
 (c) (d) 
Figura 73 – Símbolos para os MOSFETS de intensificação de canal n 
Embora o MOSFET seja um dispositivo simétrico, é frequentemente útil em projeto de circuitos indicar 
qual é o terminal de fonte e o de dreno sem a necessidade de escrever S ou D nos terminais. 
Este objetivo é alcançado na Figura 73-c e Figura 73-d. Nelas uma seta é colocada no terminal de fonte 
distinguindo-o do terminal de fonte. 
A direção da seta indica o sentido convencional da corrente e assim também a polaridade do 
dispositivo. 
A Figura 73-c representa o símbolo do MOSFET onde o terminal do substrato está disponível e a Figura 
73-d onde o terminal do substrato está curto circuitado internamente ao terminal da fonte. 
Em todos os símbolos o espaçamento entre as linhas verticais que representam a porta e o canal 
indicam o fato que o eletrodo da porta está isolado do corpo do dispositivo. 
 
 
 
 
 
84 
 
Curvas características ID – VDS 
As curvas características de ID – VDS podem ser obtidas usando-se um circuito como o mostrado na 
Figura 74. 
 
Figura 74 – Circuito para obtenção das curvas ID - VDS 
Cada curva é obtida estabelecendo um valor constante para VGS, a seguir variando VDS e medindo a 
corrente ID correspondente. 
Um conjunto de curvas características de um transistor NMOS obtidas dessa forma é mostrado na 
Figura 75. 
 
Figura 75 – Curvas características ID – VDS de um NMOS de intensificação 
Observe que cada curva é obtida estipulando VGS acima de Vt por um valor específico de tensão de 
sobrepassagem os quais são definidos como VOV1, VOV2, VOV3 e VOV4. 
➢ Este, por sua vez, é o valor de VDS onde ocorre a saturação para cada curva. 
E assim, a corrente de saturação resultante é diretamente determinada pelo valor de VOV, 
nomeadamente 
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉1
2 , 
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉2
2 , 
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉3
2 e 
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉4
2 
 Por fim, observe que a fronteira entre a as regiões de tríodo e saturação, as quais são os lugares 
geométricos dos pontos de saturação é uma curva parabólica descrita por 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝐷𝑆
2 
VGS 
VGD 
ID 
VDS 
VDS ≥ VOV 
Região de saturação 
VDS ≤ VOV 
Região de 
triodo 
VGS ≤ Vt (Corte) 
VDS = VOV 
𝐼𝐷 =
1
2
𝑘𝑛 (
𝑊
𝐿
) 𝑉𝐷𝑆
2 
VGS = Vt + VOV4 
VGS = Vt + VOV3 
VGS = Vt + VOV2 
VGS = Vt + VOV1 
ID 
VDS 
85 
 
Curva característica ID – VGS 
A curva característica de ID – VGS pode ser obtida usando-se um circuito como o mostrado na Figura 76. 
 
Figura 76 – Circuito para obtenção das curvas ID – VGS 
A curva é obtida estabelecendo um valor constante para VDS, a seguir variando VGS e medindo a 
corrente ID correspondente. 
Uma curva características de um transistor NMOS obtidas dessa forma é mostrado na Figura 77. 
 
Figura 77 – Curva característica ID – VGS de um transistor NMOS 
 
Quando um MOSFET é usado para projetar um amplificador, ele é operado na região de saturação. 
E como foi observado na Figura 75, na saturação a corrente de dreno é determinada por VGS (ou VOV) 
e é independente de VDS. 
Ou seja, o MOSFET opera como uma fonte de corrente constante com a relação de controle descrita 
por: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) (𝑉𝐺𝑆 − 𝑉𝑡)
2 = 
1
2
𝑘𝑛(𝑉𝐺𝑆 − 𝑉𝑡)
2 
Ou em termos de VOV: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 =
1
2
𝑘𝑛 ∙ 𝑉𝑂𝑉
2 
 
 
VGS 
VGD ID 
VDS 
ID 
VGS 
86 
 
Tal como foi efetuado anteriormente para o JFET, é possível obter a curva de transferência (ou ID - VGS) 
das curvas características de dreno (ou ID – VDS). 
A Figura 78 mostra ambas as curvas lado-a-lado, permitindo ver a relação entre ambas. 
 
Figura 78 – Esboço da curva característica de transferência de um MOSFET tipo intensificação de canal 
n a partir das curvas características de dreno 
Observe que na definição dos pontos da curva de transferência a partir da curva de dreno, somente os 
níveis de saturação são empregados, e, por esse motivo, a região de operaçãoé limitada a valores de 
VDS maiores que os níveis de saturação. 
A tabela 1 provê uma compilação das condições e fórmulas para a operação de um transistor NMOS 
em cada uma das três possíveis regiões de operação: região de corte, região de tríodo e região de 
saturação. 
 
 
 
 
 
 
 
 
 
 
 
→ VOV = VGS – Vt = 8 – 2 = 6V 
→ VOV = VGS – Vt = 7 – 2 = 5V 
→ VOV = VGS – Vt = 6 – 2 = 4V 
→ VOV = VGS – Vt = 5 – 2 = 3V 
→ VOV = VGS – Vt = 4 – 2 = 2V 
→ VOV = VGS – Vt = 3 – 2 = 1V 
6V
V 
87 
 
Tabela 1 – Regiões de operação de um transistor NMOS de intensificação 
 
▪ VGS < Vt: sem canal; transistor cortado; ID = 0 
▪ VGS = Vt + VOV: um canal é induzido, o transistor opera na região de triodo ou saturação 
dependendo se o canal é contínuo ou estrangulado no lado do dreno; 
 
 
Como a Tabela 1 mostra, a fronteira entre a região de triodo e a região de saturação é determinada 
quando VDS é menor ou maior do que a tensão de sobrepassagem VOV. 
Uma forma equivalente para verificar a região de operação é examinar os valores relativos das tensões 
de dreno e porta: 
➢ Para operar na região de triodo, a tensão de porta deve exceder a tensão de dreno por pelo 
menos Vt volts, o que assegura um canal contínuo (não estrangulado): 
𝑉𝐺 > 𝑉𝐷 + 𝑉𝑡 
Ou então: 
𝑉𝐺𝑆 > 𝑉𝐷𝑆 + 𝑉𝑡 que equivale a 𝑉𝐷𝑆 < 𝑉𝐺𝑆 − 𝑉𝑡 → 𝑉𝐷𝑆 < 𝑉𝑂𝑉 
 
• Para operar na região de saturação, o canal deve estar estrangulado no lado do dreno. 
➢ O estrangulamento é obtido mantendo VD mais alto que VG – Vt, ou seja, não permitindo VD 
cair abaixo de VG mais do que Vt volts: 
𝑉𝐷 > 𝑉𝐺 − 𝑉𝑡 
Ou então: 
𝑉𝐷𝑆 > 𝑉𝐺𝑆 − 𝑉𝑡 → 𝑉𝐺𝑆 > 𝑉𝑂𝑉 
 
Região de triodo Região de saturação 
Canal contínuo, obtido por: 
𝑉𝐺𝐷 > 𝑉𝑡 
Ou de forma equivalente: 
𝑉𝐷𝑆 < 𝑉𝑂𝑉 
Então: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) [2(𝑉𝐺𝑆 − 𝑉𝑡) ∙ 𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] 
 
Ou de forma equivalente: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) (2 ∙ 𝑉𝑂𝑉 − 𝑉𝐷𝑆)𝑉𝐷𝑆 
Canal estrangulado, obtido por: 
𝑉𝐺𝐷 ≤ 𝑉𝑡 
Ou de forma equivalente: 
𝑉𝐷𝑆 ≥ 𝑉𝑂𝑉 
Então: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) (𝑉𝐺𝑆 − 𝑉𝑡)
2 
 
Ou de forma equivalente: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 
Triodo 
VDS < VOV 
 
Saturação 
VDS ≥ VOV 
VGS = Vt + VOV 
Corte 
VGS < Vt Inclinação = 
𝑔𝐷𝑆 =
1
𝑟𝐷𝑆
= 𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉 
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 
ID 
VOV VDS 
VGS 
VGD ID 
VDS 
88 
 
 O gráfico da Figura 79 resume estas condições. 
 
Figura 79 – Níveis relativos das tensões nos terminais do transistor NMOS de intensificação para 
operação na região de triodo de região de saturação 
MOSFET de intensificação canal p 
A estrutura do MOSFET de intensificação canal p é exatamente inversa à do canal n, tal como mostra a 
Figura 80. Agora o substrato é do tipo n e as regiões do dreno e fonte são tipo p+, ou seja, as regiões do 
semicondutor são invertidas em relação ao NMOS. Dessa maneira, o transistor obtido denomina-se de 
PMOS e assim os transistores são denominados de complementares. 
 
Figura 80 – Estrutura física do transistor PMOS 
Para induzir o canal para fluxo de corrente entre a fonte e o dreno, uma tensão negativa é aplicada à 
porta, ou seja, entre a porta e a fonte tal como mostra a Figura 81. 
 
Figura 81 – Canal induzido pela aplicação de uma tensão negativa VGS com magnitude maior que |Vt| 
Tensão 
Saturação 
Triodo 
Tensão de 
sobrepassagem 
VOV = VGS - Vt 
Limiar 
Substrato tipo n 
VGS 
ID IG = 0 
ID 
VDS 
Canal p induzido 
Substrato tipo n 
89 
 
Através do incremento da magnitude da tensão VGS negativa acima da magnitude da tensão de limiar 
Vt, a qual por convenção é negativa, um canal p é estabelecido. 
Esta condição é descrita como: 
𝑉𝐺𝑆 ≤ 𝑉𝑡 
Ou, para evitar ter que lidar com sinais negativos: 
|𝑉𝐺𝑆| ≥ |𝑉𝑡| 
E para ocasionar o fluxo da corrente de dreno ID, uma tensão negativa VDS é aplicada ao terminal de 
dreno. A corrente ID corre através de lacunas e flui através do canal da fonte para o dreno. 
➢ Tal como no caso do transistor NMOS, o parâmetro de transcondutância do processo para o 
PMOS é definido como: 
𝑘𝑝
′ = 𝜇𝑝𝐶𝑜𝑥 
Onde μp é a mobilidade das lacunas no canal p induzido. 
O parâmetro de transcondutância kp é obtido pela multiplicação de kp’ pela relação de aspecto 
𝑊
𝐿
: 
𝑘𝑝 = 𝑘𝑝
′ (
𝑊
𝐿
) 
O restante da descrição da operação física do MOSFET de canal p ocorre da mesma forma que para o 
NMOS, exceto pela inversão do sinal de todas as tensões. 
A tabela 2 provê uma compilação das condições e fórmulas para a operação de um transistor PMOS 
em cada uma das três possíveis regiões de operação: região de corte, região de tríodo e região de 
saturação. 
• Deve ser observado que as equações foram escritas de uma forma a enfatizar a intuição física e 
evitar a confusão com sinais negativos. 
Assim, enquanto a tensão de limiar Vt do transistor PMOS é por convenção negativa, usamos o seu 
valor em módulo, ou seja: |Vt|. 
• O mesmo se aplica para as tensões VSG e VSD que assim se tornam positivas. 
 
 
 
 
 
 
90 
 
Tabela 1 – Regiões de operação de um transistor PMOS de intensificação 
 
▪ VSG < |Vt|: sem canal; transistor cortado; ID = 0 
▪ VSG = |Vt| + |VOV|: um canal é induzido, o transistor opera na região de triodo ou 
saturação dependendo se o canal é contínuo ou estrangulado no lado do dreno; 
 
 
 
 
 
 
 
 
 
 
 
 
 
Região de triodo Região de saturação 
Canal contínuo, obtido por: 
𝑉𝐷𝐺 > |𝑉𝑡| 
Ou de forma equivalente: 
𝑉𝑆𝐷 < |𝑉𝑂𝑉| 
Então: 
𝐼𝐷 =
1
2
𝑘𝑝
′ (
𝑊
𝐿
) [2(𝑉𝑆𝐺 − |𝑉𝑡|)𝑉𝑆𝐷 − 𝑉𝑆𝐷
2 ] 
 
Ou de forma equivalente: 
𝐼𝐷 =
1
2
𝑘𝑝
′ (
𝑊
𝐿
) (2 ∙ |𝑉𝑂𝑉| − 𝑉𝑆𝐷)𝑉𝑆𝐷 
 
Canal estrangulado, obtido por: 
𝑉𝐷𝐺 ≤ |𝑉𝑡| 
Ou de forma equivalente: 
𝑉𝑆𝐷 ≥ |𝑉𝑂𝑉| 
Então: 
𝐼𝐷 =
1
2
𝑘𝑝
′ (
𝑊
𝐿
) (𝑉𝑆𝐺 − |𝑉𝑡|)
2 
 
Ou de forma equivalente: 
𝐼𝐷 =
1
2
𝑘𝑝
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 
Triodo 
VSD < |VOV| 
Saturação 
VSD ≥ |VOV| 
VSG = |Vt |+ |VOV| 
Corte 
VSG < |Vt| 
Inclinação = 
𝑔𝐷𝑆 =
1
𝑟𝐷𝑆
= 𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉 
1
2
𝑘𝑝
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 
ID 
VOV VDS 
VSG 
VDG ID 
VSD 
91 
 
Simbologia 
A Figura 82-a mostra o símbolo de um MOSFET de intensificação canal n onde o terminal do substrato 
está acessível e a Figura 82-b onde o terminal do substrato está curto circuitado internamente ao 
terminal da fonte. 
 
 (a) (b) 
 
 (c) (d) 
Figura 82 – Simbologia dos MOSFETs de intensificação canal p 
A Figura 82-c representa o símbolo simplificado do MOSFET onde o terminal do substrato está 
disponível e a Figura 82-d onde o terminal do substrato está curto circuitado internamente ao terminal 
da fonte. 
Todas as considerações a respeito da orientação das setas, fluxo de corrente e identificação dos 
terminais de fonte e dreno que foram feitas para os símbolos dos MOSFETs de intensificação de canal 
n são válidas para os símbolos dos MOSFETs de intensificação de canal p. 
 
 
 
 
 
 
 
 
 
 
 
92 
 
Análise da polarizaçãodo MOSFET tipo intensificação 
Pelo fato de ser necessário aplicar uma tensão positiva na porta do MOSFET canal n e uma tensão 
negativa na porta do MOSFET canal p, não é possível empregar a configuração por autopolarização 
como ocorria nos JFETS, porém há também duas configurações possíveis de polarização. 
1 - Configuração de polarização com realimentação de dreno 
Esta polarização se caracteriza pelo uso de um resistor conectado entre o dreno e a porta RG, tal como 
mostra a Figura 83. 
 
Figura 83 – Configuração de polarização com realimentação de dreno 
Devido à alta impedância de entrada, a corrente de porta IG é desprezível, podendo ser considerada 
igual a zero. Assim, a queda de tensão em RG é nula, ou seja, VRG = 0 significando que a tensão no 
dreno VD é igual à tensão na porta VG. 
E como 𝑉𝐷 = 𝑉𝐺 o resistor RG pode ser substituído por um curto-circuito, tal como mostra o circuito 
equivalente para CC da Figura 84. 
 
Figura 84 – Circuito equivalente CC para a configuração de polarização com realimentação de dreno 
E sendo a tensão na fonte VS = 0, temos que 𝑉𝐷𝑆 = 𝑉𝐺𝑆 
• Portanto, na polarização por realimentação de dreno, o MOSFET sempre opera na região de 
saturação (ou linear), porém próximo à região de triodo. 
93 
 
Exemplo de análise da configuração com realimentação de dreno de MOSFETs 
Determinar a tensão entre porta e fonte quiescente (VGSQ), a corrente de dreno quiescente (IDQ), a 
tensão de dreno (VD), a tensão de fonte (VS) a tensão entre dreno e fonte (VDS) para o circuito 
transistorizado da Figura 85, sabendo-se que ID(ligado) = 6mA e VGS(ligado) = 8V e VGS(Th) = 3V. 
 
Figura 85 - Circuito do exemplo de análise da configuração com realimentação de dreno 
 A partir dos valores de ID(ligado), VGS(ligado) e VGS(Th) determinamos a constante k do MOSFET: 
𝑘 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) =
𝐼𝐷(𝑙𝑖𝑔𝑎𝑑𝑜)
(𝑉𝐺𝑆(𝑙𝑖𝑔𝑎𝑑𝑜) − 𝑉𝐺𝑆(𝑇ℎ))
2 =
6 × 10−3
(8 − 3)2
= 240 × 10−6
𝐴
𝑉2
 
Como IG = 0, temos que: 
𝑉𝐺 = 𝑉𝐷 
E como VS = 0: 
𝑉𝐺𝑆 = 𝑉𝐷𝑆 
Efetuando a malha dreno-fonte: 
𝑉𝐷𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝐷 = 12 − 2 × 10
3 ∙ 𝐼𝐷 = 𝑉𝐺𝑆 
Como na polarização por realimentação de dreno tem-se operação na região de saturação (linear): 
𝐼𝐷 = 𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 
𝐼𝐷 = 250 × 10
−6(12 − 2 × 103 ∙ 𝐼𝐷 − 3)
2 
4,167 × 103 ∙ 𝐼𝐷 = 81 − 36 × 10
3 ∙ 𝐼𝐷 + 4 × 10
6 ∙ 𝐼𝐷
2 
4 × 106 ∙ 𝐼𝐷
2 − 40,167 × 103 ∙ 𝐼𝐷 + 81 = 0 
 
 
94 
 
Resolvendo a equação quadrática temos para ID: 
𝐼𝐷
′ = 2,794mA 
𝐼𝐷
′′ = 7,248mA 
E os respectivos VGS: 
𝑉𝐺𝑆
′ = 12 − 2,794 × 2 = 6,412V 
𝑉𝐺𝑆
′′ = 12 − 7,248 × 2 = −2,496V 
Como somente são possíveis valores positivos para VGS: 
𝐼𝐷𝑄 = 𝐼𝐷
′ = 2,794mA 
E 
𝑉𝐺𝑆𝑄 = 𝑉𝐺𝑆
′′ = 6,412𝑉 = 𝑉𝐷𝑆 = 𝑉𝐷 
A partir da equação de ID é possível traçar a curva VGS  ID. Com a equação de VGS e os valores de ID =0 e 
VGS = VDD, é possível traçar a reta de carga. O gráfico resultante está representado na Figura 86. 
 
Figura 86 – Esboço da curva característica, da reta de carga e o ponto Q do circuito 
 
 
 
 
 
 
IDQ = 2,794mA 
VGSQ = 6,412V 
95 
 
2 – Configuração com polarização por divisor de tensão 
Nesta polarização, a tensão na porta é estabelecida pelo uso de um divisor de tensão resistivo como 
mostra a Figura 87. 
 
Figura 87 – Configuração de polarização com divisor de tensão 
Nessa configuração, se VDS for menor do que VGS – Vt (VDS < VGS – Vt), o MOSFET estará operando na 
região de triodo e se VDS for maior ou igual do que VGS – Vt (VDS ≥ VGS – Vt), estará operando na região 
de saturação, sendo que para cada caso há uma equação específica para a corrente de dreno ID. 
Como regra geral, a primeira análise é efetuada presumindo-se que o MOSFET está operando na região 
de saturação, usando-se a Equação 83, repetida abaixo: 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) 𝑉𝑂𝑉
2 =
1
2
𝑘𝑛𝑉𝑂𝑉
2 =
1
2
𝑘𝑛(𝑉𝐺𝑆 − 𝑉𝑡)
2 
Caso os valores resultantes de ID sejam ambos negativos ou, se positivos, gerem valores de VD 
negativos, significa que o MOSFET está trabalhando na região de triodo e se usa a Equação 81 – a ou a 
Equação 82 – b, também repetidas abaixo: 
𝐼𝐷 = 𝑘𝑛
′ (
𝑊
𝐿
) [(𝑉𝐺𝑆 − 𝑉𝑡) ∙ 𝑉𝐷𝑆 −
1
2
𝑉𝐷𝑆
2 ] 
𝐼𝐷 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) [2(𝑉𝐺𝑆 − 𝑉𝑡) ∙ 𝑉𝐷𝑆 − 𝑉𝐷𝑆
2 ] 
 
 
 
 
 
96 
 
Exemplo de análise da configuração com divisor de tensão de MOSFETs 
Determinar a tensão entre porta e fonte quiescente (VGSQ), a corrente de dreno quiescente (IDQ), a 
tensão de dreno (VD), a tensão de fonte (VS) a tensão entre dreno e fonte (VDS) para o circuito 
transistorizado da Figura 88, sabendo-se que ID(ligado) = 3mA e VGS(ligado) = 10 e VGS(Th) = 5V. 
 
Figura 88 - Circuito do exemplo de análise da configuração com divisor de tensão 
A partir dos valores de ID(ligado), VGS(ligado) e VGS(Th) determinamos a constante k do MOSFET: 
𝑘 =
1
2
𝑘𝑛
′ (
𝑊
𝐿
) =
𝐼𝐷(𝑙𝑖𝑔𝑎𝑑𝑜)
(𝑉𝐺𝑆(𝑙𝑖𝑔𝑎𝑑𝑜) − 𝑉𝐺𝑆(𝑇ℎ))
2 =
3 × 10−3
(10 − 5)2
= 120 × 10−6
𝐴
𝑉2
 
A tensão na porta é: 
𝑉𝐺 = 𝑉𝐷𝐷
𝑅𝐺2
𝑅𝐺1 + 𝑅𝐺2
= 40
18
22 + 18
= 18V 
Da malha porta-fonte: 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝐼𝐷 ∙ 𝑅𝑆 = 18 − 820 ∙ 𝐼𝐷 
Assumindo inicialmente que o MOSFET está na região de saturação: 
𝐼𝐷 = 𝐾(𝑉𝐺𝑆 − 𝑉𝑇) 
𝐼𝐷 = 120 × 10
−6(18 − 820 ∙ 𝐼𝐷 − 5)
2 
8,333 × 103 ∙ 𝐼𝐷 = (13 − 820 ∙ 𝐼𝐷)
2 
8,333 × 103 = 169 − 21320 ∙ 𝐼𝐷 + 672400 ∙ 𝐼𝐷
2 
672400 ∙ 𝐼𝐷
2 − 29653 ∙ 𝐼𝐷 + 169 = 0 
 
 
VDD = 40V 
RG1 
RG2 
RD 
RS 
97 
 
Resolvendo a equação quadrática temos para ID: 
𝐼𝐷
′ = 6,724mA 
𝐼𝐷
′′ = 37,376mA 
E os respectivos VGS: 
𝑉𝐺𝑆
′ = 18 − 6,724 × 103 × 820 = 12,486V 
𝑉𝐺𝑆
′′ = 18 − 37,376 × 103 × 820 = −12,648V 
Como somente são possíveis valores positivos para VGS: 
𝐼𝐷𝑄 = 𝐼𝐷
′ = 6,724mA e 𝑉𝐺𝑆𝑄 = 𝑉𝐺𝑆
′ = 12,486 
A tensão no dreno é: 
𝑉𝐷 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝑆 = 40 − 6,724 × 3 = 19,828V 
A tensão de fonte é: 
𝑉𝑆 = 𝐼𝐷 × 𝑅𝑆 = 6,724 × 10
3 × 820 = 5,513V 
E a tensão entre dreno e fonte: 
𝑉𝐷𝑆 = 𝑉𝐷 − 𝑉𝑆 = 19,828 − 5,513 = 14,315V 
A tensão de sobrepassagem VOV é: 
𝑉𝑂𝑉 = 𝑉𝐺𝑆 − 𝑉𝑡 = 12,486 − 10 = 2,486V 
E como VDS ≥ VOV confirma-se que o MOSFET está operando na região de saturação. 
A partir da equação de ID é possível traçar a curva VGS  ID. Com a equação de VGS e os valores de ID =0 e 
VGS = VDD, é possível traçar a reta de carga. O gráfico resultante está representado na Figura 89. 
 
Figura 89 – Esboço da curva característica, da reta de carga e o ponto Q do circuito 
𝑉𝐺
𝑅𝑆
= 𝟐𝟏, 𝟗𝟓𝟏𝑚𝐴 
IDQ= 6,724mA 
VGSQ = 12,486V 
98 
 
Amplificadores com MOSFETS 
O circuito equivalente para pequenos sinais dos MOSFETs de intensificação do tipo é igual ao circuito 
equivalente dos JFETs, tal como mostra a Figura 90, onde aparecem os MOSFETs de canal n (NMOS) e 
canal p (PMOS). 
 
Figura 90 – Modelo CA de pequenos sinais para o MOSFET tipo intensificação 
Impedância de entrada Zi 
A impedância de entrada, como já discutido anteriormente, é muito alta por causa da camada isolante 
entre o terminal da porta e o material semicondutor, que resulta em um circuito aberto entre a porta e 
o canal dreno-fonte. Assim: 
𝑍𝑖 = ∞ Ω 
Impedância de saída Zo 
A impedância de saída de dreno para fonte é também denominada de rd, sendo geralmente fornecida 
nas folhas de dados como uma condutância denominada de gos ou uma admitância denominada de yos. 
Portanto: 
𝑍𝑜 = 𝑟𝑑 =
1
𝑔𝑜𝑠
=
1
𝑦𝑜𝑠
 Equação 83 
Transcondutânciagm 
A transcondutância do dispositivo gm aparece nas folhas de dados como uma admitância de 
transferência direta, simbolizada por yfs. 
• Na análise dos JFETs, a transcondutânica foi deduzida a partir da equação de Shockley. 
Para os MOSFETs de intensificação, a relação entre a corrente de saída e a tensão de controle na 
região de saturação é definida por: 
𝐼𝑑 = 𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 
 
 
99 
 
E como a transcondutância gm continua sendo definida como: 
𝑔𝑚 =
𝑑𝐼𝐷
𝑑𝑉𝐺𝑆
 
Temos que: 
𝑔𝑚 =
𝑑𝐼𝐷
𝑑𝑉𝐺𝑆
=
𝑑
𝑑𝑉𝐺𝑆
𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 
𝑔𝑚 = 𝑘
𝑑
𝑑𝑉𝐺𝑆
(𝑉𝐺𝑆 − 𝑉𝑡)
2 
𝑔𝑚 = 2𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
𝑑
𝑑𝑉𝐺𝑆
(𝑉𝐺𝑆 − 𝑉𝑡) 
𝑔𝑚 = 2𝑘(𝑉𝐺𝑆 − 𝑉𝑇)(1 − 0) 
𝑔𝑚 = 2𝑘(𝑉𝐺𝑆 − 𝑉𝑡) Equação 84 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
100 
 
Análise CA das configurações de amplificadores com MOSFET 
As configurações dos amplificadores com MOSFETs são as mesmas existentes para JFETs 
1. Fonte-comum 
2. Porta-comum 
3. Dreno-comum 
Porém conforme já descrito anteriormente na análise das polarizações de MOSFETs, há a necessidade 
de uma tensão positiva na porta do NMOS e uma tensão negativa na porta do PMOS. 
Assim em todas as configurações somente é possível empregar a polarização com realimentação ou 
por divisor de tensão. 
• No entanto serão somente serão apresentadas as análises CA com ambos tipos de polarização 
para a configuração fonte-comum, por ser a mais empregada. 
 
• Para as configurações porta-comum e dreno comum, a análise CA se restringirá somente para a 
polarização com divisor de tensão. 
1 Fonte comum 
1.1. Fonte comum com realimentação de dreno 
Conforme foi visto na análise em corrente contínua, sendo corrente de porta IG = 0 o resistor RG pode 
ser substituído por um curto circuito e VRG =0. 
• Porém em CA o resistor RG proporciona uma alta impedância entre Vo e Vi. 
Se não fosse assim, os terminais de entrada e saída estariam conectados diretamente e Vo = Vi. 
A Figura 91 mostra a configuração do MOSFET de intensificação canal n com realimentação de dreno. 
 
Figura 91 - Configuração do amplificador com MOSFET de intensificação canal n com realimentação de 
dreno 
➢ Aqui o nome do resistor conectado entre o dreno e a porta foi renomeado para RF de modo a 
enfatizar o efeito de realimentação proporcionado por ele em corrente alternada. 
101 
 
A substituição do circuito equivalente CA para o MOSFET resulta no circuito da Figura 92. 
 
Figura 92 - Circuito equivalente CA da configuração do MOSFET de intensificação canal n com 
realimentação de dreno 
Observe que o resistor RF não está dentro da área sombreada que corresponde ao modelo equivalente 
CA do dispositivo, mas conecta diretamente os circuitos de entrada e saída. 
Impedância de entrada Zi 
Para descobrir a impedância de entrada do amplificador, iremos aplicar a lei das correntes de Kirchhoff 
no terminal de dreno D da Figura 92: 
𝐼𝑖 − 𝑔𝑚𝑉𝑔𝑠 −
𝑉𝑜
𝑟𝑑||𝑅𝐷
= 0 
E como: 
𝑉𝑔𝑠 = 𝑉𝑖 
𝐼𝑖 =
𝑉𝑖 − 𝑉𝑜
𝑅𝑓
 
Isolando Vo na equação anterior: 
𝑉𝑖 − 𝑉𝑜 = 𝐼𝑖 ∙ 𝑅𝐹 
𝑉𝑜 = 𝑉𝑖 − 𝐼𝑖 ∙ 𝑅𝐹 
Substituindo VGS e Vo na equação nodal: 
𝐼𝑖 − 𝑔𝑚𝑉𝑖 −
𝑉𝑖 − 𝐼𝑖 ∙ 𝑅𝐹
𝑅𝑓
= 0 
𝐼𝑖(𝑟𝑑||𝑅𝐷) − (𝑟𝑑||𝑅𝐷)𝑔𝑚𝑉𝑖 − 𝑉𝑖 + 𝐼𝑖 ∙ 𝑅𝐹 = 0 
𝐼𝑖[𝑅𝐹 + (𝑟𝑑||𝑅𝐷)] − 𝑉𝑖[1 + 𝑔𝑚(𝑟𝑑||𝑅𝐷)] = 0 
𝑉𝑖[1 + 𝑔𝑚(𝑟𝑑||𝑅𝐷)] = 𝐼𝑖[𝑅𝐹 + (𝑟𝑑||𝑅𝐷)] 
𝑍𝑖 =
𝑉𝑖
𝐼𝑖
=
𝑅𝐹 + (𝑟𝑑||𝑅𝐷)
1 + 𝑔𝑚(𝑟𝑑||𝑅𝐷)
 Equação 85 
102 
 
Geralmente 𝑅𝐹 ≫ 𝑟𝑑||𝑅𝐷 e assim: 
𝑍𝑖 ≅
𝑅𝐹
1 + 𝑔𝑚(𝑟𝑑||𝑅𝐷)
 Equação 86 
E para o caso de 𝑟𝑑 ≥ 𝑅𝐷: 
𝑍𝑖 ≅
𝑅𝐹
1 + 𝑔𝑚𝑅𝐷
 Equação 87 
Impedância de saída Zo 
Ao se fazer Vi = 0, tem-se que Vgs = 0, significando que há um curto circuito da porta para a terra. E 
como gmVgs = 0, a fonte de corrente controlada é substituída por um circuito aberto, tal como mostra a 
Figura 93. 
 
Figura 93 – Circuito equivalente para determinação da impedância de entrada Zi 
Verifica-se que as resistências RF, rd e RD estão em paralelo, e assim: 
 𝑍𝑜 = 𝑅𝐹||𝑟𝑑||𝑅𝐷 Equação 88 
Normalmente RF >> 𝑟𝑑||𝑅𝐷 e então: 
𝑍𝑜 ≅ 𝑟𝑑||𝑅𝐷 
E considerando 𝑟𝑑 ≥ 10𝑅𝐷: 
𝑍𝑜 ≅ 𝑅𝐷 Equação 89 
Ganho de tensão AV 
Aplicando a lei das correntes de Kirchhoff no nó D da Figura 93: 
𝐼𝑖 − 𝑔𝑚𝑉𝑔𝑠 −
𝑉𝑜
𝑟𝑑||𝑅𝐷
= 0 
E como: 
𝑉𝑔𝑠 = 𝑉𝑖 
𝐼𝑖 =
𝑉𝑖 − 𝑉𝑜
𝑅𝑓
 
 
103 
 
Substituindo as equações anteriores na equação nodal: 
𝑉𝑖 − 𝑉𝑜
𝑅𝑓
− 𝑔𝑚𝑉𝑖 −
𝑉𝑜
𝑟𝑑||𝑅𝐷
= 0 
𝑉𝑖
𝑅𝑓
−
𝑉𝑜
𝑅𝑓
− 𝑔𝑚𝑉𝑖 −
𝑉𝑜
𝑟𝑑||𝑅𝐷
= 0 
𝑉𝑖 (
1
𝑅𝐹
− 𝑔𝑚) − 𝑉𝑜 (
1
𝑟𝑑||𝑅𝐷
+
1
𝑅𝐹
) = 0 
𝑉𝑜 (
1
𝑟𝑑||𝑅𝐷
+
1
𝑅𝐹
) = 𝑉𝑖 (
1
𝑅𝐹
− 𝑔𝑚) 
 
E sendo 𝐴𝑉 =
𝑉𝑜
𝑉𝑖
: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
−𝑔𝑚 +
1
𝑅𝐹
1
𝑟𝑑||𝑅𝐷
+
1
𝑅𝐹
 Equação 90 
Mas sabendo que: 
1
𝑟𝑑||𝑅𝐷
+
1
𝑅𝐹
=
1
𝑅𝐹||𝑟𝑑||𝑅𝐷
 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
−𝑔𝑚 +
1
𝑅𝐹
1
𝑅𝐹||𝑟𝑑||𝑅𝐷
= (−𝑔𝑚 +
1
𝑅𝐹
) (𝑅𝐹||𝑟𝑑||𝑅𝐷) 
E como: 
𝑔𝑚 ≫
1
𝑅𝐹
 
A equação do ganho torna-se: 
𝐴𝑉 = −𝑔𝑚(𝑅𝐹||𝑟𝑑||𝑅𝐷) Equação 91 
Visto que normalmente 𝑅𝐹 ≫ 𝑟𝑑||𝑅𝐷 e considerando 𝑟𝑑 ≥ 10𝑅𝐷 a equação do ganho simplifica-se 
para: 
𝐴𝑉 ≅ −𝑔𝑚𝑅𝐷 Equação 92 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV indica que Vo e Vi estão defasadas 180°. 
 
 
104 
 
1.2. Configuração fonte-comum com divisor de tensão de porta e RS tendo capacitor de 
desacoplamento CS 
O circuito do amplificador com MOSFET de intensificação canal n na configuração fonte-comum com 
divisor de tensão e capacitor de desacoplamento CS é mostrado na Figura 94 e o circuito do 
amplificador com o equivalente CA é mostrado na Figura 95. 
 
Figura 94 - Configuração do amplificador com MOSFET de intensificação canal n com divisor de tensão 
e capacitor de desacoplamento CS 
 
Figura 95 – Circuito equivalente CA do amplificador com MOSFET de intensificação canal n com divisor 
de tensão e capacitor de desacoplamento do resistor de dreno 
Ambos os circuitos são idênticos aos do JFET para a mesma configuração, assim as equações da 
impedância de entrada Zi, impedância de saída Zo e ganho de tensão AV também são iguais. 
Impedância de entrada Zi 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 93 ) 
Impedância de saída Zo 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 94 ) 
E se rd ≥ 10RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 95 ) 
 
 
105 
 
Ganho de tensão AV 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚(𝑟𝑑‖𝑅𝐷) Equação ( 96 ) 
E se rd ≥ 10RD: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −𝑔𝑚𝑅𝐷 Equação ( 97 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV indica que Vo e Vi estão defasadas 180°. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
106 
 
1.3. Configuração fonte-comum com divisor de tensão na porta e RS sem capacitor de 
desacoplamento CS 
O circuito do amplificador com MOSFET de intensificação canal n na configuração fonte-comum com 
divisor de tensão e sem capacitor de desacoplamento CS é mostrado na Figura 96 e o circuitodo 
amplificador com o equivalente CA é mostrado na Figura 97. 
 
Figura 96 - Configuração do amplificador com MOSFET de intensificação canal n com divisor de tensão 
e sem capacitor de desacoplamento CS 
 
Figura 97 – Circuito equivalente CA do amplificador com MOSFET de intensificação canal n com divisor 
de tensão sem capacitor de desacoplamento do resistor de dreno 
Ambos os circuitos são idênticos aos do JFET para a mesma configuração, assim as equações da 
impedância de entrada Zi, impedância de saída Zo e ganho de tensão AV também são iguais. 
Impedância de entrada Zi 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 98 ) 
Impedância de saída Zo 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 Equação ( 99 ) 
107 
 
Para o caso de: 
𝑟𝑑 ≥ 10 × 𝑅𝐷 
Temos para os termos do denominador que: 
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
) ≥
𝑅𝐷
𝑟𝑑
 
E assim podemos aproximá-lo para: 
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
≅ 1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
 
O que resulta na simplificação da impedância de saída para: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 100 ) 
Ganho de tensão AV 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
 
E admitindo que: 
𝑟𝑑 ≥ 10(𝑅𝐷 + 𝑅𝑆) 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
 Equação ( 101 ) 
Relação de fase 
O sinal negativo na equação do ganho de tensão AV indica que Vo e Vi estão defasadas 180°. 
 
 
 
 
 
 
 
 
 
 
108 
 
2. Configuração porta-comum 
O circuito do amplificador com MOSFET de intensificação canal n na configuração porta-comum com 
divisor de tensão e capacitor de desacoplamento CS é mostrado na Figura 98. 
 
Figura 98 – Configuração de amplificador com MOSFET de intensificação canal n na configuração porta-
comum 
Como o capacitor de desacoplamento de porta CG torna-se um curto-circuito em corrente alternada, a 
porta ficará efetivamente ligada a terra. 
Essa situação é evidenciada no circuito do amplificador com o equivalente CA do MOSFET, que é 
mostrado na Figura 99. 
 
Figura 99 - Circuito equivalente CA do amplificador porta comum com MOSFET de intensificação canal 
n na configuração porta-comum 
Ambos os circuitos são idênticos aos do JFET para a mesma configuração, assim as equações da 
impedância de entrada Zi, impedância de saída Zo e ganho de tensão AV também são iguais. 
Impedância de entrada Zi 
𝑍𝑖 = 𝑅𝑆||
(1 +
𝑅𝐷
𝑟𝑑
)
(𝑔𝑚 +
1
𝑟𝑑
)
 Equação ( 102 − a ) 
Ou mesmo: 
𝑍𝑖 = 𝑅𝑆|| (
𝑟𝑑 + 𝑅𝐷
1 + 𝑔𝑚𝑟𝑑
) Equação ( 102 − b ) 
 
109 
 
Na Equação 102 – a para Zi, se admitirmos que 𝑟𝑑 ≥ 10𝑅𝐷 temos que 
𝑅𝐷
𝑟𝑑
≪ 1 e, sendo 
1
𝑟𝑑
≪ 𝑔𝑚 , ela 
pode ser aproximada para: 
𝑍𝑖 ≅ 𝑅𝑆||
1
𝑔𝑚
 Equação ( 103 ) 
Impedância de saída Zo 
𝑍𝑜 = 𝑅𝐷‖𝑟𝑑 Equação ( 104 ) 
E se rd ≥ 10RD: 
𝑍𝑜 ≅ 𝑅𝐷 Equação ( 105 ) 
Ganho de tensão AV 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
(𝑔𝑚𝑅𝐷 +
𝑅𝐷
𝑟𝑑
)
(1 +
𝑅𝐷
𝑟𝑑
)
 Equação ( 106 ) 
E se rd ≥ 10RD: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
= 𝑔𝑚𝑅𝐷 Equação ( 107 ) 
Relação de fase 
O ganho de tensão AV sendo positivo significa que os sinais de entrada e saída estão em fase na 
configuração porta comum. 
 
 
 
 
 
 
 
 
 
 
 
 
110 
 
3. Configuração dreno-comum (ou seguidor de fonte) 
O circuito do amplificador com MOSFET de intensificação canal n na configuração dreno-comum com 
divisor de tensão e sem capacitor de desacoplamento CS é mostrado na Figura 100 e o circuito do 
amplificador com o equivalente CA é mostrado na Figura 101. 
 
Figura 100 - Configuração de amplificador com MOSFET de intensificação canal n na configuração 
dreno-comum 
 
Figura 101 - Circuito equivalente CA do amplificador porta comum com MOSFET de intensificação canal 
n na configuração dreno-comum 
Ambos os circuitos são idênticos aos do JFET para a mesma configuração, assim as equações da 
impedância de entrada Zi, impedância de saída Zo e ganho de tensão AV também são iguais. 
Impedância de entrada Zi 
𝑍𝑖 = 𝑅1‖𝑅2 Equação ( 108 ) 
Impedância de saída Zo 
𝑍𝑜 =
1
1
𝑟𝑑
+
1
𝑅𝑆
+ 𝑔𝑚
=
1
1
𝑟𝑑
+
1
𝑅𝑆
+
1
1 𝑔𝑚⁄
= 𝑟𝑑‖𝑅𝑆‖1 𝑔𝑚 Equação 109⁄ 
 
 
 
111 
 
Ganho de tensão AV 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
=
𝑔𝑚(𝑟𝑑‖𝑅𝑆)
1 + 𝑔𝑚(𝑟𝑑‖𝑅𝑆)
 Equação ( 110 ) 
E se rd ≥ 10RS: 
𝐴𝑉 =
𝑉𝑜
𝑉𝑖
≅
𝑔𝑚𝑅𝑆
1 + 𝑔𝑚𝑅𝑆
 Equação ( 111 ) 
Como nas equações 110 e 111 os denominadores são sempre maiores que os numeradores por um 
fator igual a 1, o ganho da configuração dreno comum é sempre menor do que 1. 
Relação de fase 
O ganho de tensão AV sendo positivo, significa que os sinais de entrada e saída estão em fase na 
configuração porta comum. 
Efeitos das resistências de carga RL e resistência interna do gerador RS 
Todas as considerações a respeito dos efeitos da resistência interna do gerador e da carga efetuadas 
para os amplificadores com JFETs em relação aos ganhos de tensão AVL, AVs e GV são igualmente 
válidas, ou seja, tanto a resistência do gerador quanto a resistência de carga têm por efeito diminui os 
ganhos do amplificador. 
A obtenção dos ganhos pode ser efetuada a partir do modelo CC dos MOSFETs ou então com o sistema 
de duas portas de amplificador de tensão. 
Será deixado para o estudante a dedução dos ganhos para as configurações dos amplificadores com 
MOSFETs apresentadas anteriormente. 
 
 
 
 
 
 
 
 
 
 
 
112 
 
Exemplos de análise de CC e CA de amplificadores com MOSFETS de intensificação 
Exemplo de análise de polarização com realimentação de dreno 
Para o circuito empregando E-MOSFET canal n com polarização por realimentação de dreno mostrado 
na Figura 102 determinar a corrente de dreno quiescente IDQ, a tensão porta-fonte quiescente VGSQ, a 
transcondutância gm, a impedância de saída do MOSFET rd, A impedância de entrada do amplificador Zi 
com e sem rd, A impedância de saída do amplificador Zo com e sem rd, Av com e sem rd. Esboce a curva 
ID – VGS e a reta de polarização do amplificador, indicando IDQ e VGSQ. 
 
102 – Amplificador com E-MOSFET canal n empregando polarização por realimentação de dreno 
Inicialmente determinamos a constante k do MOSFET a partir dos parâmetros ID(ligado), VGS(ligado) e VGS((th): 
𝑘 =
𝐼𝐷(𝑙𝑖𝑔𝑎𝑑𝑜)
(𝑉𝐺𝑆(𝑙𝑖𝑔𝑎𝑑𝑜) − 𝑉𝐺𝑆(𝑡ℎ))
2 =
6 × 103
(8 − 3)2
= 240 × 10−6
A
V2
 
Devido à camada isolante entre o terminal de porta e o canal, a corrente de porta é zero: 
𝐼𝐺 = 0 
Consequentemente não há queda de tensão no resistor de realimentação RF e assim: 
𝑉𝐺 = 𝑉𝐷 
E sendo a tensão VS = 0: 
𝑉𝐺𝑆 = 𝑉𝐷𝑆 
Fazendo a malha VDD – VDS: 
−𝑉𝐷𝐷 + 𝐼𝐷 ∙ 𝑅𝐷 + 𝑉𝐷𝑆 = 0 
𝑉𝐷𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝐷 
𝑉𝐷𝑆 = 12 − 2 × 10
3 ∙ 𝐼𝐷 = 𝑉𝐺𝑆 
 
113 
 
Como VGS = VDS na polarização por realimentação de dreno, o amplificador sempre opera na região de 
saturação (linear), mas próximo da região de triodo. Assim deve-se usar a equação da corrente de 
dreno para esse caso. 
𝐼𝐷 = 𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 
𝐼𝐷 = 240 × 10
6(12 −2 × 103 ∙ 𝐼𝐷 − 3)
2 
4,167 × 103 ∙ 𝐼𝐷 = (9 − 2 × 10
3 ∙ 𝐼𝐷)
2 
4,167 × 103 ∙ 𝐼𝐷 = 81 − 36 × 10
3 ∙ 𝐼𝐷 + 4 × 10
6 ∙ 𝐼𝐷
2 
4 × 106 ∙ 𝐼𝐷
2 − 40,167 × 103 ∙ 𝐼𝐷 + 81 = 0 
𝐼𝐷
′ = 2,794 × 10−3A 
𝐼𝐷
′′ = 7,248 × 10−3A 
𝑉𝐺𝑆
′ = 12 − 2,794 × 103 ∙ 2 × 103 = 6,412V 
𝑉𝐺𝑆
′′ = 12 − 7,248 × 10−3 ∙ 2 × 103 = −2,496V 
Somente resultados positivos de VGS tem significado físico, portanto: 
𝐼𝐷𝑄 = 𝐼𝐷
′ = 2,794mA 
𝑉𝐺𝑆𝑄 = 𝑉𝐺𝑆
′′ = 6,412V 
A transcondutância é calculada por: 
𝑔𝑚 = 2𝑘(𝑉𝐺𝑆 − 𝑉𝑡) = 2 ∙ 240 × 10
−6(6,412 − 3) = 1,368mS 
A impedância de saída do MOSFET é calculada por: 
𝑟𝑑 =
1
𝑔𝑜𝑠
=
1
20 × 10−6
= 50kΩ 
A impedância de entrada do amplificador considerando rd é calculada por: 
𝑍𝑖 =
𝑅𝐹 + (𝑟𝑑||𝑅𝐷)
1 + 𝑔𝑚(𝑟𝑑||𝑅𝐷)
=
10 × 106 + (50 × 103||2 × 103)
1 + 1,638 × 10−3(50 × 103||2 × 103)
=
10 × 106 + 1923,077
1 + 1,638 × 10−3 ∙ 1923,077
 
𝑍𝑖 = 2,41MΩ 
E sem rd: 
𝑍𝑖 ≅
𝑅𝐹
1 + 𝑔𝑚𝑅𝐷
=
10 × 106
1 + 1,638 × 10−3 ∙ 2 × 103
= 2,339MΩ 
A impedância de saída do amplificador considerando rd é calculada por: 
𝑍𝑜 = 𝑅𝐹||𝑟𝑑||𝑅𝐷 = (10 × 10
6||50 × 103||2 × 103) = 1922,707Ω 
 
114 
 
E sem rd: 
𝑍𝑜 ≅ 𝑅𝐷 = 2kΩ 
O ganho de tensão do amplificador considerando rd é calculada por: 
𝐴𝑉 = (−𝑔𝑚 +
1
𝑅𝐹
) (𝑅𝐹||𝑟𝑑||𝑅𝐷) = (−1,638 × 10
3 +
1
10 × 106
) (1922,707Ω) = −3,149 
E sem rd: 
𝐴𝑉 = −𝑔𝑚𝑅𝐷 = −1,638 × 10
3 ∙ 2 × 103 = −3,276 
Curva ID – VGS. 
A partir da equação de ID com k = 240  10-6 e Vt = 3V: 
𝐼𝐷 = 𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 = 240 × 10−6𝑉(𝑉𝐺𝑆 − 3) 
Obtém-se a curva ID - VGS. 
Reta de polarização. 
Há duas maneiras para a determinação da reta de polarização, porém em ambos os casos, a origem da 
reta é obtida usando-se novamente a equação do cálculo da tensão VGS: 
𝑉𝐺𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝐷 
𝑉𝐺𝑆 = 12 − 2 × 10
3 ∙ 𝐼𝐷 
O ponto inicial da reta de polarização no eixo VGS é obtida ao se fazer ID = 0A: 
𝑉𝐺𝑆 = 12 − 2 × 10
3 ∙ 0 = 12V 
A primeira forma de obter a reta é marcar na curva ID – VGS o ponto quiescente Q a partir dos valores 
calculados de IDQ e VGSQ e traçar a reta do ponto inicial no eixo VGS até interceptar o ponto Q na curva ID 
– VGS e estendê-la até interceptar o eixo ID. 
E a segunda forma de obter a reta de polarização consiste em encontrar o fim da no eixo ID. Para tanto, 
faz-se VGS = 0V: 
𝑉𝐺𝑆 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝐷 
0 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝐷 
𝐼𝐷 =
𝑉𝐷𝐷
𝑅𝐷
=
12
2 × 103
= 6mA 
A reta é traçada a partir do ponto inicial no eixo VGS até o fim no eixo ID. A interceptação da reta de 
polarização com a curva ID – VGS fornece o ponto quiescente. 
O gráfico resultante é mostrado na Figura 103. 
 
115 
 
 
Figura 103 - Esboço da curva característica ID – VGS e da reta de polarização do circuito da Figura 102 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
𝑉𝐷𝐷
𝑅𝐷
= 
VGSQ = 6,412V 
IDQ = 2,794mA 
116 
 
Exemplo de análise de polarização com divisor de tensão de porta 
Para o circuito empregando E-MOSFET canal n com polarização com divisor de tensão de porta 
mostrado na Figura 104 determinar a corrente de dreno quiescente IDQ, a tensão porta-fonte 
quiescente VGSQ, tensão de dreno VD, a tensão de fonte VS, a tensão dreno-fonte VDS, a 
transcondutância gm, a impedância de saída do MOSFET rd, A impedância de entrada do amplificador 
Zi, A impedância de saída do amplificador Zo com e sem rd, Av com e sem rd. 
 
Figura 104 - Amplificador com E-MOSFET canal n empregando polarização por divisor de tensão de 
porta 
Inicialmente determinamos a constante k do MOSFET a partir dos parâmetros ID(ligado), VGS(ligado) e VGS((th): 
𝑘 =
𝐼𝐷(𝑙𝑖𝑔𝑎𝑑𝑜)
(𝑉𝐺𝑆(𝑙𝑖𝑔𝑎𝑑𝑜) − 𝑉𝐺𝑆(𝑡ℎ))
2 =
3 × 103
(10 − 5)2
= 120 × 10−6
A
V2
 
A tensão de porta VG é obtida através do divisor de tensão de porta: 
𝑉𝐺 = 𝑉𝐷𝐷
𝑅2
𝑅1 + 𝑅2
= 40
18
22 + 18
= 18V 
Fazendo a malha porta-fonte: 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝐼𝐷 ∙ 𝑅𝑆 
𝑉𝐺𝑆 = 18 − 820 ∙ 𝐼𝐷 
Não sabemos em que região de operação está o amplificador, portanto vamos assumir que esteja na 
região de saturação. Assim usaremos a equação da corrente de dreno para esse caso. 
𝐼𝐷 = 𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 
𝐼𝐷 = 120 × 10
−6(18 − 820 ∙ 𝐼𝐷 − 5)
2 
8,333 × 103 ∙ 𝐼𝐷 = 169 − 21320 ∙ 𝐼𝐷 + 672400 ∙ 𝐼𝐷
2 
R1 
R2 
RD 
RS 
117 
 
672400 ∙ 𝐼𝐷
2 − 29653 ∙ 𝐼𝐷 + 169 = 0 
𝐼𝐷
′ = 6,724mA 
𝐼𝐷
′′ = 37,376mA 
𝑉𝐺𝑆
′ = 18 − 6,724 × 103 ∙ 820 = 12,486V 
𝑉𝐺𝑆
′′ = 18 − 37,376 × 103 ∙ 820 = −12,648V 
Somente resultados positivos de VGS tem significado físico, portanto: 
𝐼𝐷𝑄 = 𝐼𝐷
′ = 6,724mA 
𝑉𝐺𝑆𝑄 = 𝑉𝐺𝑆
′ = 12,486V 
A tensão VD é obtida descontando da tensão de alimentação a queda de tensão no resistor de dreno 
RD: 
𝑉𝐷 = 𝑉𝐷𝐷 − 𝐼𝐷 ∙ 𝑅𝐷 = 12 − 6,724 × 10
−3 ∙ 3 × 103 = 19,828V 
A tensão de fonte VS é obtida a partir da aplicação da lei de Ohm usando a corrente de dreno ID e o 
resistor de dreno RD: 
𝑉𝑆 = 𝐼𝐷 ∙ 𝑅𝑆 = 6,724 × 10
−3 ∙ 820 = 5,513V 
E a tensão VDS: 
𝑉𝐷𝑆 = 𝑉𝐷 − 𝑉𝑆 = 19,828 − 5,513 = 14,315V 
E podemos confirmar que o amplificador está na região de saturação se VDS ≥ VGS – Vt: 
𝑉𝐷𝑆 = 14,315V 
𝑉𝐺𝑆 − 𝑉𝑡 = 12,486 − 5 = 7,486V 
E como VDS ≥ VGS – Vt comprovamos que o amplificador está operando na região de saturação. 
A transcondutância é calculada por: 
𝑔𝑚 = 2𝑘(𝑉𝐺𝑆 − 𝑉𝑡) = 2 ∙ 12 × 10
−6(12,486 − 5) = 1,797mS 
A impedância de saída do MOSFET é calculada por: 
𝑟𝑑 =
1
𝑔𝑜𝑠
=
1
40 × 10−6
= 25kΩ 
A impedância de entrada do amplificador é calculada por: 
𝑍𝑖 = 𝑅1‖𝑅2 = 22 × 10
6||18 × 106 = 9,9MΩ 
 
 
118 
 
A impedância de entrada do amplificador considerando rd é calculada por: 
𝑍𝑜 =
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
)
(1 + 𝑔𝑚𝑅𝑆 +
𝑅𝑆
𝑟𝑑
+
𝑅𝐷
𝑟𝑑
)
𝑅𝐷 =
(1 + 1,797 × 10−3 ∙ 820 +
820
25 × 103
)
(1 + 1,797 × 10−3 ∙ 820 +
820
25 × 103
+
3 × 103
25 × 103
)
∙ 3 × 103 
𝑍𝑜 =
(1 + 1,797 × 10−3 ∙ 820 +
820
25 × 103
)
(1 + 1,797 × 10−3 ∙ 820 +
820
25 × 103
+
3 × 103
25 × 103
)
∙ 3 × 103 = 2862,927Ω 
E sem rd: 
𝑍𝑜 ≅ 𝑅𝐷 = 3kΩ 
O ganho de tensão do amplificador considerando rd é calculada por: 
𝐴𝑉 = −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆 +
𝑅𝐷 + 𝑅𝑆
𝑟𝑑
= −
1,797 × 10−3 ∙ 3 × 103
1 + 1,797 × 10−3 ∙ 820 +
3 × 103 + 820
25 × 103
= −2,052 
E sem rd: 
𝐴𝑉 = −
𝑔𝑚𝑅𝐷
1 + 𝑔𝑚𝑅𝑆
= −
1,797 × 10−3 ∙ 3 × 103
1 + 1,797 × 10−3 ∙ 820
= −2,179 
Curva ID – VGS. 
A partir da equação de ID com k = 120  10-6 e Vt = 5V: 
𝐼𝐷 = 𝑘(𝑉𝐺𝑆 − 𝑉𝑡)
2 = 120 × 10−6𝑉(𝑉𝐺𝑆 − 5) 
Obtém-se a curva ID - VGS. 
Reta de polarização. 
Há duas maneiras para a determinação da reta de polarização, porém em ambos os casos, a origem da 
reta é obtida usando-se novamente a equação do cálculo da tensão VGS: 
𝑉𝐺𝑆 = 18 − 820 ∙ 𝐼𝐷 
O ponto inicial da reta de polarização no eixo VGS é obtida ao se fazer ID = 0A: 
𝑉𝐺𝑆 = 18 − 820 ∙ 0 = 18V 
A primeira forma de obter a reta é marcar na curva ID – VGS o ponto quiescente Q a partir dos valores 
calculados de IDQ e VGSQ e traçar a reta do ponto inicial no eixo VGS até interceptar o ponto Q na curva ID 
– VGS e estendê-la até interceptar o eixo ID. 
 
 
119 
 
E a segunda forma de obter a reta de polarização consiste em encontrar o fim da no eixo ID. Para tanto, 
faz-se VGS = 0V: 
𝑉𝐺𝑆 = 𝑉𝐺 − 𝐼𝐷 ∙ 𝑅𝑆 
0 = 𝑉𝐺 − 𝐼𝐷 ∙ 𝑅𝑆 
𝐼𝐷 =
𝑉𝐺
𝑅𝑆
=
18
820
= 21,951mA 
A reta é traçada a partir do ponto inicial no eixo VGS até o fim no eixo ID. A interceptaçãoda reta de 
polarização com a curva ID – VGS fornece o ponto quiescente. 
O gráfico resultante é mostrado na Figura 120. 
 
Figura 120 - Esboço da curva característica ID – VGS e da reta de polarização do circuito da Figura 104 
 
 
 
 
 
 
 
 
 
 
 
𝑉𝐺
𝑅𝑆
= 21,951mA 
IDQ = 6,724mA 
VGSQ = 12,486V