sistemas digitais

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

ExameSDresolvido11-07-08.pdf
ExameSDresolvido30-01-13.pdf
FreqSDresolvido(rascunho).pdf
New Microsoft Word Document.docx
5 V
5 V
5 V
5 V
D
C
A
B
Sistemas Digitais e Microprocessadores - Roteiro Prático.pdf
UNIVERSIDADE DO ALGARVE 
Ano Lectivo: 2013/2014 
ROTEIRO PRÁTICO 
Documento adaptado das disciplinas de Algebra II, Microprocessadores e Sistemas Digitais 
da licenciatura em Engenharia Eléctrica e Electrónica 
LICENCIATURA 
EM ENG. ELÉTRICA E ELETRÓNICA 
E 
CURSO DE ESPECIALIZAÇÃO TECNOLÓGICA 
EM TELECOMUNICAÇÕES E REDES 
 
INSTITUTO SUPERIOR DE ENGENHARIA 
IVO M. MARTINS 
D.E.E. – I.S.E. 
SISTEMAS DIGITAIS E MICROPROCESSADORES 
Universidade do Algarve – Instituto Superior de Engenharia i 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
ÍNDICE 
ÍNDICE ........................................................................................................................ I 
PARTE I – SISTEMAS DIGITAIS ............................................................................... 1 
1. Álgebra de Boole ............................................................................................................................................... 1 
2. Simplificação de Funções Booleanas ............................................................................................................... 3 
3. Elementos de Tecnologia .................................................................................................................................. 6 
4. Circuitos Combinatórios Básicos ..................................................................................................................... 8 
5. Circuitos Sequenciais Básicos ........................................................................................................................ 13 
PARTE II – MICROPROCESSADORES .................................................................. 18 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 1 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
PARTE I – SISTEMAS DIGITAIS 
1. ÁLGEBRA DE BOOLE 
 
1. Seja 
 , ,B  
 uma álgebra de Boole. Prove que: 
a) ( )( ̅ )( ) ( )( ̅ ); 
b) 
, , :x y z B x y x z y z x y x z" Î + + = +
; 
c) 
( )( ) ( )( ), , :x y z B x y x y z x y x z" Î + + + = + +
. 
 
2. Simplifique as seguintes funções booleanas utilizando as leis da álgebra de 
Boole: 
a) { ̅( ̅)}̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ; 
b) 
0z ABC B BC BC AC= + + + × +
; 
c) 
( )z A B A C= + +
; 
d) 
( )z B D A B C C= + + +
. 
 
3. Construa um circuito para: 
a) 
( )A BC C B D A+ +
; 
b) 
( )( )A B C B C+ + +
. 
 
4. Sejam 
y ABC AC AB= + +
 e 
z A BC A BC ABC= + +
: 
a) Construa um circuito para y e para z; 
b) Construa um circuito de diagramas lógicos para y e z; 
c) Simplifique as funções y e z, utilizando as leis de Boole e construa 
os circuitos simplificados. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 2 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
5. Represente as seguintes funções com diagramas lógicos: 
a) 
y AB C D A C A= + +
; 
b) 
( )( )y A B A C B= + +
; 
c) 
( )( ) ( )y A BC B D ABC= + + +
. 
 
6. Escreva a função booleana correspondente ao circuito: 
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 3 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2. SIMPLIFICAÇÃO DE FUNÇÕES BOOLEANAS 
 
1. Escreva as seguintes funções booleanas, na 1ª forma canónica e na 2ª forma 
canónica: 
a) 
( ) ( )( ), ,f x y z x y z x z= + +
; 
b) 
( ), ,f x y z y x z= +
; 
c) 
( ) ( )( ), ,f x y z x y z x y= + + +
; 
d) 
( ), ,f x y z x z y z x y z= + +
; 
e) 
( ) ( )( ), , ,f x y z t x z t z x y= + +
; 
f) Escreva as funções das alíneas anteriores utilizando só portas NAND e 
só portas NOR. 
 
2. Simplifique as seguintes funções booleanas utilizando mapas de Karnaugh: 
a) 
( ),f x y x y x y x y= + +
; 
b) 
( ), ,f x y z x y z x z= + +
; 
c) 
( ) ( ), ,f x y z x y z x z x y z x y z= + + + +
; 
d) 
( ), , ,f x y z t x y z x y z x y x y z t= + + +
. 
 
3. Simplifique as seguintes funções booleanas: 
a) 
 0 0 1 1 x 
 0 1 1 0 y 
0 1 1 1 
1 1 1 1 
z 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 4 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
b) 
 0 0 1 1 x 
 0 1 1 0 y 
0 0 0 0 
1 0 0 0 
z 
 
c) 
 0 0 1 1 x 
 0 1 1 0 y 
0 0 0 0 
0 1 0 0 
1 1 0 0 
1 0 0 0 
z t 
 
d) 
 0 0 1 1 x 
 0 1 1 0 y 
0 0 1 1 
0 1 1 1 
1 1 1 1 
1 0 1 1 
z t 
 
4. Simplifique as seguintes funções booleanas utilizando mapas de Karnaugh: 
a) 
( ) ( ) ( ) ( ) ( ), , ,f a b c d a b c d a b c d a b c d a b c d= + + + × + + + × + + + × + + + ×
 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + + ×
 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + +
; 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 5 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
b) 
( ), , ,f a b c d a b c d a bc d ab c d a bc d abc d a bcd abcd= + + + + + + +
 
a b cd abcd ab cd+ + +
; 
c) 
( ) ( ) ( ) ( ) ( ), , ,f a b c d a b c d a b c d a b c d a b c d= + + + × + + + × + + + × + + + ×
 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + + ×
 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + +
; 
d) 
( ), , , ,f a b c d e a bc d e ab c d e abc d e a b c d e a bc d e a b c d e= + + + + + +
 
ab c d e ab cd e abcd e abc d e ab c d e abc d e+ + + + + +
. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 6 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3. ELEMENTOS DE TECNOLOGIA 
 
1. Projecte e implemente um Conversor de Código BCD8421 de 0 a 19 em 
Binário Natural. 
 
2. 
a) Projecte e implemente um Transcodificador Binário Natural de 4 bits 
para BCD; 
b) Implemente o circuito anterior utilizando apenas o integrado 7400; 
c) Calcule a margem de ruído nos níveis alto e baixo da família 7400, para 
Vcc=4,75V e uma temperatura ambiente de 25ºC; 
d) Calcule o FAN-OUT das suas saídas quando ligado a portas do mesmo 
tipo; 
e) Calcule a frequência máxima de funcionamento. 
 
3. Projecte e implemente um circuito que calcule o quadrado de um número de 
3 bits. 
 
4. Projecte e implemente um circuito que receba uma palavra BCD8421 X em 
paralelo (identificados através das letras x3,x2,x1,x0)
e que calcule Z=9-X. 
Por exemplo se a palavra de entrada X for ‘0101’ (5 em decimal) a saída 
deve indicar 4 (em binário). Simplifique ao máximo a expressão e o circuito 
e indique claramente os grupos nos mapas de Karnaugh. 
 
5. Projecte e implemente um circuito livre de hazards que gere a seguinte 
função lógica: 
F A B C D m( , , , ) ( , , , , , , , , , ) 0 2 4 5 6 7 8 10 1115
. 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 7 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
6. 
a) Projecte e implemente (utilizando lógica discreta) um circuito 
conversor de código BCD para entradas de um display de sete 
segmentos (saídas a, b, c, d, e, f, g). Considere as saídas activas quando 
alto. Por exemplo: se as entradas em BCD indicarem 1 devem activar-
se as saídas ‘b’ e ‘c’; 
b) Reformule a alínea anterior para que o circuito fique livre de glitches. 
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 8 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
4. CIRCUITOS COMBINATÓRIOS BÁSICOS 
 
1. A partir do gerador de bit de paridade par representado na figura seguinte, 
projecte e implemente um circuito (gerador de bit de paridade universal) que 
mediante uma entrada de controlo (
P I/
) gere o bit de paridade par quando 
P I/  0 e o bit de paridade impar quando 
P I/  1
. 
 
D0
D1
D2
D3
D4
D5
D6
D7
Bpp
 
 
O circuito pretendido tem a seguinte tabela de verdade: 
 
( ... )b b0 7
 Bpp 
P I/
 Bp 
PAR 
0 0 0 
0 1 1 
IMPAR 
1 0 1 
1 1 0 
 
2. A partir do detector de erro de paridade par representado na figura seguinte, 
projecte e implemente um circuito (detector de erro de paridade universal) 
que mediante uma entrada de controlo (
P I/
) detecte o erro de paridade par 
quando P I/  0 e o erro de paridade impar quando 
P I/  1
. 
 
D0
D1
D2
D3
D4
D5
D6
D7
Epp
Bp
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 9 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3. Usando o CI 74180 implemente um gerador de paridade impar e um detector 
de erro de paridade impar, para palavras de 8 bits. 
 
4. Usando o CI 74180 implemente um gerador de paridade par e um detector 
de erro de paridade par, para palavras de 16 bits. 
 
5. Projecte e implemente um somador de magnitude 5 usando um meio 
somador e quatro somadores completos. 
 
6. Projecte e implemente um somador completo de magnitude 4 usando quatro 
somadores completos. 
 
7. Projecte e implemente um somador completo a partir de dois meios 
somadores. 
 
8. Projecte e implemente um somador completo de magnitude 8 a partir de dois 
somadores completos de magnitude 4. 
 
9. Projecte e implemente um meio subtrator. 
 
10. Projecte e implemente um subtrator completo. 
 
11. Projecte e implemente um subtrator completo de magnitude 4. 
 
12. Projecte e implemente um circuito que converta um número de 5 bits 
representado em S+M para o código complemento para 2. 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 10 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
13. Usando um somador completo de magnitude 4 e a lógica adicional 
necessária, projecte e implemente um circuito que realize a soma e 
subtracção de 2 números positivos X e Y (com X>Y) de 4 bits cada, 
mediante uma entrada de controlo (Adição/Subtração). 
 
14. Usando o circuito somador completo de magnitude 4 e a lógica adicional 
necessária: 
a) Projecte e implemente um circuito que recebe 2 números, X e Y com 4 
bits cada, sinalizados em S+M, e que realize a sua soma algébrica, 
apresentado o resultado em S+M; 
b) Uma vez que o resultado não é válido se ocorrer overflow, projecte um 
circuito que detecte a ocorrência de overflow. 
 
15. Usando um circuito comparador completo implemente: 
a) Um comparador de magnitude 4; 
b) Um comparador completo de magnitude 4. 
 
16. Usando o comparador completo de magnitude 4, implemente um 
comparador de magnitude 12. 
 
17. Usando o CI 74151 implemente um MUX de 4 para 1, um MUX de 2 para 1 
e um MUX de 4x2 para 1x2. 
 
18. Projecte e implemente um MUX de 16 para 1 usando 2 CI 74151. 
 
19. Projecte e implemente um MUX de 8 para 1 usando um CI 74153. 
 
20. Implemente um detector dos números 3,4 e 7 usando o CI 74151 e usando o 
CI 74153 (apenas um módulo). 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 11 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
21. Recorrendo a um multiplexador de 4 para 1 projecte e implemente um 
circuito que detecte todos os números primos de 3 bits. 
 
22. Projecte e implemente um DMUX de 1 para 8 usando: 
a) Dois DMUX de 1 para 4; 
b) Três DMUXs de 1 para 4; 
c) Compare as vantagens e desvantagens dos projectos (a) e (b). 
 
23. Ligue o CI 74155 de forma a funcionar como DMUX de 1 para 8 e faça a 
respectiva tabela de verdade. 
 
24. Use o CI 74155 para projectar e implementar um DMUX de 1 bus de 4 
linhas (1x4) para 4 buses de 4 linhas (4x4). 
 
25. Projecte e implemente um DMUX de 1 para 16 usando o CI 74155. 
 
26. Projecte e implemente um codificador binário de 8 linhas para 3 com 
prioridade ao mais significativo a partir de dois codificadores binário de 4 
linhas para 2 com prioridade ao mais significativo, use a lógica adicional 
necessária. 
 
27. Projecte e implemente um codificador binário de 16 para 4 com prioridade 
ao mais significativo, com entradas de dados activas quando baixo, linhas de 
controlo activas quando baixo e com saídas activas quando alto, a partir de 
dois codificadores binário 74148, use a lógica adicional necessária. 
 
28. Projecte e implemente um descodificador 2:4 com saídas activas quando 
baixo e duas entradas de Enable, uma activa quando baixo e outra activa 
quando alto. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 12 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
29. A partir do descodificador de 2:4 da alínea anterior, implemente um 
descodificador de 3:8. 
 
30. Recorrendo a um descodificador de 3:8 implemente um detector de números 
entre 2 e 6. 
 
31. Projecte e implemente um circuito que multiplique dois números de dois 
bits: 
a) Utilizando lógica discreta; 
b) Utilizando MUX’s 8:1 (74151); 
c) Utilizando um descodificador / desmultiplexador (74154). 
 
32. Considere a seguinte tabela de verdade em que x2, x1 e x0 são entradas de um 
circuito que se pretende implementar e z1 e z0 são saídas desse mesmo 
circuito. 
 
x2 x1 x0 z1 z0 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 0 1 
0 1 1 1 0 
1 0 0 1 0 
1 0 1 1 1 
1 1 0 1 1 
1 1 1 0 0 
 
a) Implemente o circuito da tabela de verdade usando o 
DMUX/DECODER CI 74155. Utilize a lógica adicional necessária; 
b) Implemente o circuito da tabela de verdade usando um Multiplexador
de 4 bus de 2 linhas para um bus de 2 linhas (MUX 4x2:1x2). Utilize a 
lógica adicional necessária. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 13 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
5. CIRCUITOS SEQUENCIAIS BÁSICOS 
 
1. Considere o seguinte Flip-Flop SR Master Slave. Complete o diagrama 
temporal respectivo. 
 
S
R
Q
Q
En
S
R
Q
Q
EnCLK
S
R Q
Q
Master Slave
 
 
CLK
Sm
Rm
Qm=Ss
Qm=Rs
Q
CLK
 
 
2. Escreva a Tabela de Excitação, Tabela de Transição, Equação Característica 
e o Diagrama de Estados do Flip-Flop tipo D. 
 
3. Escreva a Tabela de Excitação, Tabela de Transição, Equação Característica 
e o Diagrama de Estados do Flip-Flop JK. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 14 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
4. Considere o seguinte Flip-Flop JK com entradas assíncronas. Complete o 
diagrama temporal respectivo. 
 
 
 
5. Projecte e implemente um contador binário de módulo 4. 
 
6. Projecte e implemente um contador binário de módulo 4, com opção de 
contagem crescente e decrescente. O circuito deve contemplar uma entrada 
de controlo, tal que: 
 
 S=1  Contagem crescente 
 S=0  Contagem decrescente 
 
7. Projecte e implemente um circuito que receba uma trama de bits e que 
detecte nessa trama a sequência “101” (sequências não entrelaçadas). 
 
8. Projecte e implemente o detector de sequências da alínea anterior (“101”) 
mas para sequências entrelaçadas. 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 15 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
9. Projecte e implemente um circuito detector de sequências entrelaçadas, para 
detectar as sequências “001” e “000”. 
 
10. Projecte e implemente, utilizando flip-flops JK, um sequenciador cíclico de 
quatro leds (L1, L2, L3 e L4) com uma entrada de controlo de sequência (S). 
Após a inicialização do circuito, o led L1 deve ser aceso e por cada flanco 
ascendente do sinal de clock, de acordo com o estado da entrada de controlo, 
deve acender o led seguinte, tal que: 
 
 S=1  Sequência L1, L2, L3, L4 
 S=0  Sequência L4, L3, L2, L1 
 
11. Considere um controlo remoto associado a um carro telecomandado. O 
controlo tem 3 botões: 
 
Botão Acção 
A Avançar 
R Retroceder 
P Parar 
 
Implemente um circuito sequencial síncrono que actue no carro quando 
apenas uma das teclas do comando é pressionada. Considere para tal o seguinte 
diagrama de entradas e saídas do circuito: 
 
 
 
A 
R 
P 
Z0 
Z1 
CLK 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 16 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
As saídas Z0 e Z1 realizam as seguintes acções: 
 
Z1 Z0 Acção 
0 0 Parar 
0 1 Avançar 
1 0 Retroceder 
1 1 - 
 
12. Para aplicação numa linha de transmissão digital a longa distância, pretende-
se implementar um repetidor com eliminação de ruído, ou seja, um circuito 
que reproduz na sua saída S o sinal que lhe é fornecido na entrada E, mas 
eliminando o ruído que exista no sinal de entrada. 
 
 
 
Admitindo-se que o ruído só pode surgir sob a forma de impulsos de 
duração inferior a três períodos de relógio (impulsos a 1 quando a linha está a 0, 
e impulsos a 0 quando a linha está a 1), o funcionamento do repetidor deve ser 
tal que a saída S deve seguir a entrada E, com um certo atraso, mas não reagir a 
impulsos de duração inferior a três períodos de relógio (ruído) que surjam no 
sinal de entrada E. 
Assim, para conseguir a função desejada de eliminação de ruído, a saída S 
só deve mudar de valor se surgirem na entrada impulsos de duração igual ou 
superior a três períodos de relógio. 
 
a) Desenhe o diagrama de estados de Moore para o sistema de controlo 
especificado. 
b) Projecte e implemente o sistema de controlo utilizando Flip-Flops do 
tipo D. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 17 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
13. Pretende-se implementar um sistema de controlo de uma porta de garagem 
motorizada, obedecendo esse sistema a um comando de rádio frequência. O 
comando tem apenas um botão, que ao ser pressionado pelo utilizador gera 
as seguintes ordens: 
 
 Se a porta estava em movimento, pára. 
 Se a porta estava parada, põe-se em movimento na direcção 
contrária à do seu último movimento. 
 
O sistema é também composto por dois sensores de fim de curso que 
detectam as posições de “abertura completa” e “fecho completo”, que permitem 
cessar os movimentos da porta, quando os mesmos são atingidos. 
Assumindo que o sinal T corresponde a um toque no botão do comando 
(sinal com a duração de um período de clock) e o sinal D corresponde à detecção 
das posições de “abertura completa” e “fecho completo”, o sistema pode ser 
representado pelo seguinte diagrama de entradas e saídas: 
 
 
 
a) Desenhe o diagrama de estados de Moore e de Mealy para o sistema de 
controlo especificado. 
b) Projecte e implemente o sistema de controlo especificado a partir de um 
dos diagramas de estados da alínea anterior. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE II 
Universidade do Algarve – Instituto Superior de Engenharia 18 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
PARTE II – MICROPROCESSADORES 
Sistemas Digitais e Microprocessadores - Roteiro Teórico (2).pdf
3333
UNIVERSIDADE DO ALGARVE 
INSTITUTO SUPERIOR DE ENGENHARIA 
Ano Lectivo: 2013/2014 
Documento adaptado das disciplinas de Algebra II, Microprocessadores e Sistemas Digitais 
da licenciatura em Engenharia Eléctrica e Electrónica 
 
ROTEIRO TEÓRICO 
LICENCIATURA 
EM ENG. ELÉTRICA E ELETRÓNICA 
E 
CURSO DE ESPECIALIZAÇÃO TECNOLÓGICA 
EM TELECOMUNICAÇÕES E REDES 
ANTÓNIO SILVA 
IVO M. MARTINS 
D.E.E. – I.S.E. 
SISTEMAS DIGITAIS E MICROPROCESSADORES 
Universidade do Algarve – Instituto Superior de Engenharia i 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
ÍNDICE 
ÍNDICE ........................................................................................................................ I 
PARTE I – SISTEMAS DIGITAIS ............................................................................... 1 
1. Álgebra de Boole ............................................................................................................................................... 1 
1.1. Definição e Propriedades ............................................................................................................................. 1 
1.2. Álgebra de Boole a Dois Valores ................................................................................................................ 3 
1.3. Representação de Funções Booleanas ......................................................................................................... 4 
1.3.1. Representação de Funções Booleanas
Elementares ............................................................................. 6 
1.3.2. Representação de Outras Funções Booleanas ...................................................................................... 7 
2. Simplificação de Funções Booleanas ............................................................................................................... 8 
2.1. Introdução ................................................................................................................................................... 8 
2.2. Termos Mínimos (Mintermos) e Termos Máximos (Maxtermos) ............................................................... 8 
2.3. Teorema Fundamental da Álgebra de Boole - Formas Canónicas ............................................................ 10 
2.4. Portas NAND e Portas NOR ..................................................................................................................... 12 
2.5. Métodos de Simplificação ......................................................................................................................... 13 
2.5.1. Implicantes Primos ............................................................................................................................ 13 
2.5.2. Mapas de Karnaugh ........................................................................................................................... 14 
2.5.2.1. Método de Preenchimento dos Mapas de Karnaugh .................................................................. 15 
2.5.2.2. Método de Simplificação de Funções ........................................................................................ 16 
3. Elementos de Tecnologia ................................................................................................................................ 17 
3.1. Lógica Positiva e Lógica Negativa ............................................................................................................ 17 
3.2. Características Eléctricas dos Circuitos Digitais ....................................................................................... 18 
3.2.1. Tempo de Propagação e Potência Consumida ................................................................................... 18 
3.2.2. Níveis de Tensão e Margem de Ruído ............................................................................................... 20 
3.2.3. Intensidade de Corrente nas Portas Lógicas e Fan-Out ..................................................................... 22 
3.2.4. Tempo de Subida e Tempo de Descida ............................................................................................. 23 
3.3. Tecnologias Digitais de Circuitos Integrados ............................................................................................ 24 
3.4. Eliminação de Glitches em Mapas de Karnaugh ....................................................................................... 27 
3.5. Noções Básicas de Comunicação Digital de Dados .................................................................................. 29 
3.5.1. Comunicação em Paralelo ................................................................................................................. 29 
3.5.2. Comunicação em Série ...................................................................................................................... 30 
3.5.3. Códigos Detectores de Erros ............................................................................................................. 31 
3.5.4. Código de Paridade para a Detecção de Erros ................................................................................... 33 
4. Circuitos Combinatórios SSI e MSI .............................................................................................................. 35 
4.1. Circuitos Conversores de Códigos ............................................................................................................ 35 
4.1.1. Circuitos Geradores de Bit de Paridade ............................................................................................. 35 
4.1.2. Circuito Detector de Erro de Paridade ............................................................................................... 37 
4.2. Circuitos Aritméticos ................................................................................................................................ 40 
4.2.1. Circuitos Somadores .......................................................................................................................... 41 
4.2.2. Circuitos Comparadores .................................................................................................................... 44 
4.3. Multiplexadores e Desmultiplexadores ..................................................................................................... 46 
4.3.1. Multiplexador Digital ........................................................................................................................ 47 
4.3.2. Desmultiplexador Digital .................................................................................................................. 52 
4.4. Codificadores e Descodificadores ............................................................................................................. 55 
4.4.1. Codificador Digital ............................................................................................................................ 55 
4.4.2. Descodificador Digital ....................................................................................................................... 61 
5. Circuitos Sequenciais ...................................................................................................................................... 63 
5.1. Circuitos Combinatórios vs Circuitos Sequenciais .................................................................................... 63 
SISTEMAS DIGITAIS E MICROPROCESSADORES 
Universidade do Algarve – Instituto Superior de Engenharia ii 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
5.1.1. Modelo Para Circuitos Lógicos Combinatórios ................................................................................. 64 
5.1.2. Modelo Para Circuitos Lógicos Sequenciais ..................................................................................... 65 
5.2. Dispositivos de Memória Biestáveis ......................................................................................................... 66 
5.2.1. Latch SR (Set-Reset) ......................................................................................................................... 67 
5.2.1.1. Ferramentas de Análise dos CS ................................................................................................. 68 
5.2.1.2. Flip-Flop SR Síncrono ............................................................................................................... 70 
5.2.1.3. Flip-Flop SR Master Slave......................................................................................................... 71 
5.2.1.4. Nomenclaturas ........................................................................................................................... 72 
5.2.2. Flip-Flop D ........................................................................................................................................ 73 
5.2.2.1. Flip-Flop D Com Entradas Assíncronas .................................................................................... 75 
5.2.3. Flip-Flop T......................................................................................................................................... 75 
5.2.4. Flip-Flop JK.......................................................................................................................................
77 
5.2.5. Especificações dos Flip-Flops ........................................................................................................... 78 
5.3. Projecto de Circuitos Sequenciais ............................................................................................................. 79 
5.3.1. Máquinas de Mealy e de Moore ........................................................................................................ 80 
5.3.2. Descrição de Circuitos Sequenciais ................................................................................................... 82 
5.3.2.1. Diagramas de Estado ................................................................................................................. 83 
5.3.2.2. Tabela de Transição ................................................................................................................... 87 
5.3.3. Síntese de Circuitos Sequenciais ....................................................................................................... 88 
5.4. Registadores .............................................................................................................................................. 95 
5.5. Registos de Deslocamento ......................................................................................................................... 96 
5.6. Contadores ................................................................................................................................................. 98 
5.6.1. Tipos de Contadores ........................................................................................................................ 100 
PARTE II – MICROPROCESSADORES ................................................................ 104 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 1 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
PARTE I – SISTEMAS DIGITAIS 
1. ÁLGEBRA DE BOOLE 
1.1. DEFINIÇÃO E PROPRIEDADES 
 
Definição: Álgebra de Boole é uma estrutura matemática 
 ,,B
 , em que B é 
um conjunto diferente do conjunto vazio, +, •, são duas operações binárias que 
verificam as seguintes leis: 
 
ADIÇÃO MULTIPLICAÇÃO 
Fecho 
A1. 
ByxByx  :,
 M1. 
ByxByx  :,
 
Comutatividade 
A2. 
xyyxByx  :,
 M2. 
xyyxByx  :,
 
Associatividade 
A3. 
   zyxzyxBzyx  :,,
 M3. 
   zyxzyxBzyx  :,,
 
Distributividade 
(relativamente à multiplicação) (relativamente à adição) 
A4. 
  zxyxzyxBzyx  :,,
 M4. 
     zxyxzyxBzyx  :,,
 
Existência de elemento neutro 
A5. 
xxBxB  0:,0
 M5. 
xxBxB  1:,1
 
Complementaridade 
A6. 1:, 1  xxBxBx M6. 0:, 1  xxBxBx 
 
Obs: Usualmente designam-se as operações: 
 

 por soma lógica (ou reunião) 
 • por multiplicação lógica (ou intersecção) 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 2 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 Princípio da dualidade: 
 
 Todo o teorema relativo a uma álgebra de Boole, enunciado em 
termos de adições e/ou multiplicações, dá origem a um novo 
teorema, que se obtém trocando entre si estas operações e os 
elementos neutros e mantendo a operação de complementação. 
 
Propriedades: 
Bzyx  ,,
tem-se: 
 
 P1. Unicidade do elemento neutro 
 O elemento neutro, (0 para “+” e 1 para “•”), é único. 
 P2. Idempotência 
 
xxx 
 
xxx 
 
 P3. Leis da absorção 
i) 
11x
 
00 x
 
ii) 
  xxyx 
 
  xxyx 
 
 P4. Dupla negação 
 
xx  
 P5. Leis de De Morgan 
 
yxyx 
 
yxyx 
 
 
 
Obs: Podem generalizar-se as leis de De Morgan, i.e., 
 
 
zyxzyx  
 
 
zyxzyx  
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 3 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
1.2. ÁLGEBRA DE BOOLE A DOIS VALORES 
 
VARIÁVEIS BOOLEANAS 
 
Definição: Uma variável booleana toma os valores 0 e 1, valores estes que 
designam quantidades booleanas. 
 
FUNÇÕES BOOLEANAS 
 
Definição: Diz-se que uma variável booleana y é função de uma variável 
booleana x, se a cada valor de x corresponder um determinado valor de y. 
 
 As funções booleanas elementares são: 
 
 A complementação lógica (NOT): 
  xxf 
 
 A soma lógica (OR): 
  yxyxf ,
 
 A multiplicação lógica (AND): 
  yxyxf ,
 
 
 Todas as outras funções booleanas são efectuadas por composição de 
funções booleanas elementares. 
 
 Função NAND  
21 xxy 
 
 Função NOR  
21 xxy 
 
 Função XOR (“ou” exclusivo)  
212121 xxxxxxy 
 
 Função XNOR (equivalência)  
212121 xxxxxxy 
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 4 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
1.3. REPRESENTAÇÃO DE FUNÇÕES BOOLEANAS 
 
 Algébrica: A função é representada pela sua expressão algébrica, 
utilizando os símbolos das operações lógicas. 
 
 Números designativos: Baseia-se na representação binária. 
 
 Tabelas de Verdade (TV) 
 
 TV de duas variáveis TV de quatro variáveis 
 x1 x0 f(x1,x0) x3 x2 x1 x0 f(x3,x2,x1,x0) 
 0 0 0 0 0 0 
 0 1 0 0 0 1 
 1 0 0 0 1 0 
 1 1 0 0 1 1 
 0 1 0 0 
TV de três variáveis 0 1 0 1 
x2 x1 x0 f(x2,x1,x0) 0 1 1 0 
0 0 0 0 1 1 1 
0 0 1 1 0 0 0 
0 1 0 1 0 0 1 
0 1 1 1 0 1 0 
1 0 0 1 0 1 1 
1 0 1 1 1 0 0 
1 1 0 1 1 0 1 
1 1 1 1 1 1 0 
 1 1 1 1 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 5 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 Diagramas ou mapas 
 
 Mapa de Karnaugh 
 
f 
1x 2x
 
00 01 11 10 
3x
 
0 
1 
 
 Diagrama de Veitch 
 
 
2x
 
2x
 
1x
 
1x
 
 
3x
 
3x
 
3x
 
 
 Diagramas lógicos ou logigramas: Atribui-se a cada função lógica 
elementar um símbolo gráfico. 
 
NEGAÇÃO PRODUTO LÓGICO 
 
SOMA LÓGICA NAND 
 
NOR XOR 
 
21 xxy 
1x
2x
nxxxy  21
1x
2x
nx

nxxxy 21
1x
2x
nx

nxxxy  21
1x
2x
nx

1x
2x
nx

nxxxy 21
1xy 
1x
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 6 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
1.3.1. REPRESENTAÇÃO DE FUNÇÕES BOOLEANAS ELEMENTARES 
 
 NOT AND OR 
Representação 
Algébrica x
 
yx 
 
yx 
 
Tabela 
de 
verdade 
x x
 
0 1 
1 0 
 
x y 
yx 
 
0 0 0 
0 1 0 
1 0 0 
1 1 1 
 
x y 
yx 
 
0 0 0 
0 1 1 
1 0 1 
1 1 1 
 
Mapa 
de 
Karnaugh 
 
yx 
 0 1 y 
0 0 0 
1 0 1
x 
 
yx 
 
0 1 y 
0 0 1 
1 1 1 
x 
 
Logigrama x x
 
x
y
yx 
 
x
y
yx 
 
Representação 
Lógica x~
 
yx 
 
yx 
 
Algebra 
de 
Conjuntos 
XS \
 
YX 
 
YX 
 
Diagrama 
de 
Venn S
X
 
X
S
Y
 
X Y
S 
Linguagem 
de 
Circuitos 
x 
x
 x y yx 
 
x
y
yx 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 7 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
1.3.2. REPRESENTAÇÃO DE OUTRAS FUNÇÕES BOOLEANAS 
 
 NAND NOR XOR XNOR 
Repres. 
Algébrica yx 
 
yx 
 
yx
 yx
 
Tabela 
de 
verdade 
x y 
yx 
 
0 0 1 
0 1 1 
1 0 1 
1 1 0 
 
x y 
yx 
 
0 0 1 
0 1 0 
1 0 0 
1 1 0 
 
x y 
yx
 
0 0 0 
0 1 1 
1 0 1 
1 1 0 
 
x y 
yx
 
0 0 1 
0 1 0 
1 0 0 
1 1 1 
 
Mapa 
de 
Karnaugh 
yx 
 0 1 y 
0 1 1 
1 1 0 
x 
 
yx 
 0 1 y 
0 1 0 
1 0 0 
x 
 
yx
 0 1 y 
0 0 1 
1 1 0 
x 
 
yx
 0 1 y 
0 1 0 
1 0 1 
x 
 
Logigrama 
x
y
yx 
 
x
y
yx 
 
x
y
yx 
 
x
y
yx 
 
Repres. 
Lógica  yx ~
 
 yx~
 
yx


 yx 
 
Algebra 
de 
Conjuntos 
 YXS \
 
 YXS \
 
 
 YX
YX

 \   
 YX
YXS

\ 
Diagrama 
de 
Venn 
S
YX
 
X
S
Y
 
S
X Y
 
S
X Y
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 8 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2. SIMPLIFICAÇÃO DE FUNÇÕES BOOLEANAS 
2.1. INTRODUÇÃO 
 
A expressão mais simples de uma função é aquela que possuir um menor 
número de termos com mais de uma variável. Em caso de igualdade no número 
de termos considera-se a que possuir menor número de variáveis. 
 
2.2. TERMOS MÍNIMOS (MINTERMOS) E TERMOS MÁXIMOS (MAXTERMOS) 
 
Seja 
 nxxxX ,,, 21 
uma variável booleana. A cada configuração 
iX
 
da variável booleana X, pode fazer-se corresponder: 
 
 MINTERMO 
 
 Um produto lógico de 
nxxx ,,, 21 
 em que cada 
ix
 aparece uma e 
uma só vez, com o seu próprio valor se tomar o valor 1 em 
iX
, ou 
complementado se tomar o valor 0 em 
iX
. 
 
 A cada um destes produtos chama-se termo mínimo ou mintermo. 
 
 MAXTERMO 
 
 Um soma lógica de 
nxxx ,,, 21 
 em que cada 
ix
 aparece uma e uma 
só vez, com o seu próprio valor se tomar o valor 0 em 
iX
, ou 
complementado se tomar o valor 1 em 
iX
. 
 
 A cada uma destas somas chama-se termo máximo ou maxtermo. 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 9 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
A tabela de verdade seguinte apresenta os mintermos 
(termos mínimos ou termos com um mínimo de 1’s): 
x2 x1 x0 
012 .. xxx
 
012 .. xxx
 
012 .. xxx
 
012 .. xxx
 
012 .. xxx
 
012 .. xxx
 
012 .. xxx
 
012 .. xxx
 
0 0 0 1 0 0 0 0 0 0 0 
0 0 1 0 1 0 0 0 0 0 0 
0 1 0 0 0 1 0 0 0 0 0 
0 1 1 0 0 0 1 0 0 0 0 
1 0 0 0 0 0 0 1 0 0 0 
1 0 1 0 0 0 0 0 1 0 0 
1 1 0 0 0 0 0 0 0 1 0 
1 1 1 0 0 0 0 0 0 0 1 
 
A tabela de verdade seguinte apresenta os maxtermos 
(termos máximos ou termos com um máximo de 1’s): 
x2 x1 x0 
012 xxx 
 
012 xxx 
 
012 xxx 
 
012 xxx 
 
0 0 0 0 1 1 1 1 1 1 1 
0 0 1 1 0 1 1 1 1 1 1 
0 1 0 1 1 0 1 1 1 1 1 
0 1 1 1 1 1 0 1 1 1 1 
1 0 0 1 1 1 1 0 1 1 1 
1 0 1 1 1 1 1 1 0 1 1 
1 1 0 1 1 1 1 1 1 0 1 
1 1 1 1 1 1 1 1 1 1 0 
 
Tabela resumo de mintermos e maxtermos 
x2 x1 x0 mintermos Maxtermos 
0 0 0 m0 = 
012 .. xxx
 M0 = 
012 xxx 
 
0 0 1 m1 = 
012 .. xxx
 M1 = 
012 xxx 
 
0 1 0 m2 = 
012 .. xxx
 M2 = 
012 xxx 
 
0 1 1 m3 = 
012 .. xxx
 M3 = 
012 xxx 
 
1 0 0 m4 = 
012 .. xxx
 M4 = 
012 xxx 
 
1 0 1 m5 = 
012 .. xxx
 M5 = 
012 xxx 
 
1 1 0 m6 = 
012 .. xxx
 M6 = 
012 xxx 
 
1 1 1 m7 = 
012 .. xxx
 M7 = 
012 xxx 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 10 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2.3. TEOREMA FUNDAMENTAL DA ÁLGEBRA DE BOOLE - FORMAS CANÓNICAS 
 
Teorema: Dada uma função booleana 
   nxxxfXfY ,,, 21 
, ela pode 
exprimir-se como: 
 
  



12
0
n
i
iimfXfY
 
1ª forma canónica, ou 
soma de mintermos 
ou 
   



12
0
n
i
i
iMfXfY
 
2ª forma canónica, ou 
produto de maxtermos 
 
em que 
if
 representa o 0 ou 1 na posição i do número designativo de Y. 
 
Este teorema permite escrever qualquer função booleana como uma soma 
(ou produto) de termos mínimos (ou de termos máximos). 
 
Vejamos como exemplo a função representada na Tabela de Verdade: 
Nº da 
linha 
x2 x1 x0 f(x2,x1,x0) 
Esta função tem os seguintes 
mintermos e maxtermos 
0 0 0 0 1 m0 
1 0 0 1 0 M1 
2 0 1 0 1 m2 
3 0 1 1 1 m3 
4 1 0 0 0 M4 
5 1 0 1 0 M5 
6 1 1 0 1 m6 
7 1 1 1 0 M7 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 11 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 
Podemos exprimir f(x2,x1,x0) como: 
 
 Soma de Mintermos 
 
 f(x2,x1,x0)= m0+m2+m3+m6 
 
 Produtos de Maxtermos 
 
 f(x2,x1,x0)= M1.M4.M5.M7 
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 12 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2.4. PORTAS NAND E PORTAS NOR 
 
 Representar funções booleanas elementares só com portas NAND ou só 
com portas NOR: 
 
Função 
Representação 
Portas NAND Portas NOR 
Algebrica Logigrama Algebrica Logigrama 
NOT 
xxx 
 
x
x
 
xxx 
 
x
x
 
AND 
yxyx 
 
y
x yx 
 
yxyx 
 
x
y
yx 
 
OR 
yxyx 
 
x
y
yx 
 
yxyx 
 
y
x yx 
 
 
 
 Método para obter funções elementares dependentes unicamente de 
portas NAND ou portas NOR: 
 
 NAND NOR 
1º Simplificar a função dada 
2º 
Exprimir a função como uma 
soma de produtos 
Exprimir a função como um 
produto de somas 
3º Complementar duplamente a expressão obtida 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 13 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2.5. MÉTODOS DE SIMPLIFICAÇÃO 
2.5.1. IMPLICANTES PRIMOS 
 
Seja:
 nxxxfy ,,, 21 
 
então: 




12
0
n
i
iimfy
 
e sejam: 
nkki xxxxxm  121 
 e 
nkkj xxxxxm  121 
 
então: 
 1 2 1
1
i j k k k nm m x x x x x x

  
nk xxxx  121 
 
 Termo reduzido 
 
Conclusão: Se numa soma existirem dois termos mínimos 
im
e 
jm
 que diferem 
apenas numa variável booleana, pode através da soma 
ji mm 
 reduzir-se essa 
variável booleana, ficando as restantes 
1n
 variáveis booleanas comuns. 
 
Definição: Implicantes primos de uma função booleana dizem-se os termos 
mínimos da sua 1ª forma canónica, que não podem ser reduzidos, e os termos 
reduzidos que não podem ser associados de forma a obter outros com menor 
número de variáveis booleanas. 
 
Obs: Resulta então que, uma função booleana pode ser dada pela soma dos seus 
implicantes primos, mas em geral nem todos são necessários. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 14 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2.5.2. MAPAS DE KARNAUGH 
 
Definição: Um mapa de Karnaugh é uma representação bidimensional da 
tabela de verdade de uma função booleana. 
 
2 VARIÁVEIS 
F 0 1 y 
0 
x y
 
yx
 
1 
yx
 
xy
 
X 
 
3 VARIÁVEIS 
F 
x y 
00 01 11 10 
z 
0 
zyx
 
zyx
 
zyx
 
zyx
 
1 
zyx
 
zyx
 
zyx
 
zyx
 
 
4 VARIÁVEIS 
F 
z t 
00 01 11 10 
x y 
0 0 
tzyx
 
tzyx
 
tzyx
 
tzyx
 
0 1 
tzyx
 
tzyx
 
tzyx
 
tzyx
 
1 1 
tzyx
 
tzyx
 
tzyx
 
tzyx
 
1 0 
tzyx
 
tzyx
 
tzyx
 
tzyx
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 15 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2.5.2.1. Método de Preenchimento dos Mapas de Karnaugh 
 
1º) Elaborar a tabela de verdade da função, obter os seus valores de saída 
(i.e. o seu número designativo) e representá-los no mapa. 
 
2º) Escrever a função na 1ª forma canónica, colocando 1’s nas quadrículas 
que representam os termos mínimos correspondentes e 0’s nas restantes 
quadrículas. 
 
3º) Escrever a função na 2ª forma canónica, colocando 0’s nas quadrículas 
correspondentes ao complementar de cada termo máximo e 1’s nas 
restantes quadrículas. 
 
4º) Escrever a função como soma de produtos, ou produto de somas, se 
necessário, e preencher o mapa directamente. 
 
 Nos mapas de Karnaugh diz-se que: 
 
 2 quadrados são adjacentes quando têm um lado comum ou quando 
são os extremos de uma mesma fila; 
 
 2 filas paralelas são adjacentes quando os quadrados que as formam 
são adjacentes. 
 
Propriedade: 2 (2
2
, 2
3, …) símbolos “1” em quadrados adjacentes indicam que 
a soma dos termos da função que lhes correspondem é equivalente a um termo 
com menos 1 (2, 3, …) variáveis booleanas. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 16 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2.5.2.2. Método de Simplificação de Funções 
 
1º) Considerar todos os símbolos “1” (ou “0”) pelo menos uma vez. 
 
2º) Considerar agrupamentos (quadrados adjacentes) de “1” (ou “0”) com a 
maior potência de dois possível (2, 4, 8, …). 
 
3º) Utilizar o menor número possível de agrupamentos. 
 
 Função simplificada na forma de soma de produtos: 
 
 Em cada agrupamento de “1’s” lê-se o implicante primo 
correspondente, f é a soma destes. 
 
 Função simplificada na forma de produto de somas: 
 
 Basta proceder com os “0’s” da mesma forma que se fez com os 
“1’s”, tendo em conta que em vez dos implicantes primos se 
consideram os complementares destes e f é o produto deles. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 17 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3. ELEMENTOS DE TECNOLOGIA 
Esta seção é informativa e contem elementos que serão usados mais tarde em 
diversos exemplos de aplicação de sistemas digitais. Deve ser lida pelos alunos e 
será retomada pelo professor sempre que necessário. 
 
3.1. LÓGICA POSITIVA E LÓGICA NEGATIVA 
Os circuitos lógicos reais utilizam níveis de tensão para representar os 
valores lógicos de um circuito. 
 
Existem duas convenções que estabelecem a relação entre os níveis de 
tensão alto (H high) e baixo (L low) em que H > L e os valores lógicos ‘1’ (V) e 
‘0’ (F): 
 
 Lógica Positiva 
 
 O nível H representa o valor lógico ‘1’ 
 
 O nível L representa o valor lógico ‘0’ 
 
 Lógica Negativa 
 
 O nível H representa o valor lógico ‘0’ 
 
 O nível L representa o valor lógico ‘1’ 
 
 
Obs: Na tecnologia TTL, H corresponde a 5 voltes e L corresponde a 0 voltes. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 18 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3.2. CARACTERÍSTICAS ELÉCTRICAS DOS CIRCUITOS DIGITAIS 
3.2.1. TEMPO DE PROPAGAÇÃO E POTÊNCIA CONSUMIDA 
 
Para escolher a tecnologia a usar num determinado projecto ou comparar 
o desempenho de diferentes tecnologias três características são fundamentais: 
 
 Potência consumida em regime estático (quando o nível lógico da saída 
se mantém estável). 
 
 Potência consumida em regime dinâmico (quando o nível lógico da saída 
comuta com uma determinada frequência). 
 v
i
 
 
p = v * i 
 
 Tempo de propagação (tempo que a saída demora a reagir a uma 
alteração da entrada). 
 
tp
A Z A
Z
tpHL
tpLH
A
Z
tpHL
tpLH
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 19 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
O tempo de atraso de propagação condiciona a frequência com que o 
valor lógico de entrada da porta pode variar (frequência máxima de 
funcionamento da porta lógica), pois se a entrada da porta varia mais rápido do 
que o tempo de propagação cria-se na saída uma região em que o valor lógico é 
indefinido e a alteração da entrada não se manifesta correctamente na saída. 
 
 A frequência máxima de funcionamento de uma porta lógica é dado por: 
 
f
t tpHL pLH
max max( , )

1 
 
 Frequência máxima de funcionamento de um circuito lógico: 
 
A B C
F
t t tpporta pHLporta pLHporta max( , )
tpAND
tpOR
tpNOT
tpAND
tpXNOR
 
 
Neste circuito lógico temos 3 (5) caminhos possíveis das entradas até à 
saída, para calcular a sua frequência máxima de funcionamento temos de 
calcular primeiro qual dos caminhos tem um maior tempo de propagação: 
 
pXNORpORp
pXNORpORpANDp
pXNORpANDpNOTp
ttt
tttt
tttt



3
2
1
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia
20 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
Depois usando o maior deles calculamos a frequência máxima de 
funcionamento do circuito combinatório: 
 
),,max(
1
321
max
ppp ttt
f 
 
 
3.2.2. NÍVEIS DE TENSÃO E MARGEM DE RUÍDO 
 
Como já dissemos anteriormente num circuito lógico (real) os valores 
lógicos são representados por sinais de tensão, mas estes sinais podem 
deteriorar-se ao longo das linhas que os transmitem da saída de uma porta para a 
entrada de outra (por exemplo devido ao ruído electromagnético). 
Para evitar problemas de deterioração dos valores lógicos os fabricantes 
de circuitos integrados (CI) digitais garantem que: 
 
 Na saída de uma porta: 
 
 O nível alto, H (‘1’ em lógica positiva), é representado por uma 
tensão entre Vcc e VoH(min). 
 O nível baixo, L (‘0’ em lógica positiva), é representado por uma 
tensão entre 0 volts e VoL(max). 
 
 Na entrada de uma porta: 
 
 O nível alto, H (‘1’ em lógica positiva), é representado por uma 
tensão entre Vcc e ViH(min). 
 O nível baixo, L (‘0’ em lógica positiva), é representado por uma 
tensão entre 0 volts e ViL(max). 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 21 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 
ViVo
Vcc
Vcc Vcc
00
VoH(min)
VoL(max)
ViH(min)
ViL(max)
'1'
'1'
'0'
'0'
VNH
VNL
ZP
Niveis de 
Tensão de 
Saída
Niveis de 
Tensão de 
Entrada
 
 
Estes níveis de tensão, garantidos pelo fabricante, fazem com que os 
circuitos funcionem bem mesmo na presença de algum ruído (ambiente); e 
permitem-nos facilmente calcular as margens de ruído (VN) admitida por um 
circuito lógico: 
 
V V V
V V V
V V V
NH oH iH
NL iL oL
N NL NH
 
 

(min) (min)
(max) (max)
min( , )
 
 
Os níveis de tensão garantidos pelos fabricantes de CI permite-nos 
também verificar a compatibilidade e projectar circuitos de interface entre 
diferentes tecnologias. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 22 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3.2.3. INTENSIDADE DE CORRENTE NAS PORTAS LÓGICAS E FAN-OUT 
 
Quando ligamos duas ou mais portas lógicas existem inevitavelmente 
trocas de correntes entre elas, os valores destas correntes limites (para que as 
portas lógicas funcionem correctamente) são fornecidos pelos fabricantes. 
Convencionou-se que as correntes entram sempre nas portas (sentido 
positivo), pelo que quando as correntes são negativas o seu sentido real é 
contrário ao convencionado (saindo das portas). 
 
 Por exemplo na tecnologia TTL standard temos que: 
 
I mA
I A
I mA
I mA
oH
iH
oL
iL
 


 
12
40
48
16
.
.

 
 
IoH
IoL IiL
IiH
N portas
 
 
Aplicando a lei dos Nós ao circuito anterior, temos que: 
 
| | .| |
| |
| |
I N I N
I
I
Fan OutoH iH
oH
iH
H      30 30
 
| | .| |
| |
| |
I N I N
I
I
Fan OutoL iL
oL
iL
L      30 30 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 23 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
O Fan-Out calculado para os níveis baixo e alto representa o número 
(inteiro) de portas que se podem ligar à saída de uma porta. 
Nem sempre o Fan-OutH é igual ao Fan-OutL pelo que o Fan-Out de uma 
porta lógica é dado por: 
 
Fan Out Fan Out Fan OutH L   min( ; )
 
 
3.2.4. TEMPO DE SUBIDA E TEMPO DE DESCIDA 
 
Anteriormente (nos diagramas temporais) representámos os sinais digitais 
como degraus perfeitos. Apesar de ser uma boa aproximação (principalmente 
quando trabalhamos a baixa frequência) isso não corresponde à realidade. 
 
A Z
A
A
(ideal)
Z (real)
50%
50%
90%
10%
tf tr
tpHL tpLH
T
tH tL
tempo
(real)
 
 
Na figura podemos observar que a onda A real que sai do gerador de onda 
quadrada não passa instantaneamente do nível baixo de tensão (L) para o nível 
alto (H) nem do nível H para o nível L. Entre as características temporais dos 
sinais digitais (periódicos), têm particular importância o seu período (T), o 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 24 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
tempo que está no nível lógico alto (tH ou tw no caso de pulsos isolados) e o 
tempo que está no nível lógico baixo (tL). Estas características numa onda real 
são medidas a 50% do seu valor máximo (ver A(ideal) e A(real)). 
 
Na forma de onda de saída da porta (Z(real)), representamos as quantidades 
tempo de descida (tf – fall time) e tempo de subida (tr – rise time), que podem 
ser usadas para verificar a qualidade de uma porta (quanto menores melhor é a 
porta). Elas são medidas entre 10% e 90% do valor máximo da onda. 
 
Os tempos de propagação (HL e LH) quando medidos em ondas reais são 
medidos entre 50% da onda da onda de entrada da porta e 50% da onda de saída 
da porta. 
 
3.3. TECNOLOGIAS DIGITAIS DE CIRCUITOS INTEGRADOS 
 
A implementação de circuitos lógicos pode ser feita com portas lógicas de 
diferentes tecnologias. Estas tecnologias têm diferentes características eléctricas 
que se adaptam melhor a um ou a outro tipo de projecto. 
A primeira característica que distingue as tecnologias é a tensão de 
alimentação e os níveis de tensão usados para representar os valores lógicos. 
 
 Na tecnologia Transistor Transistor Logic (TTL) standard esta tensões 
são: 
 
 Tensão de alimentação Vcc=5V 
 
 Nível lógico ‘1’ é representado por valores entre [Vcc, 2.4V] 
 
 Nível lógico ‘0’ é representado por valores entre [0V, 0.8V] 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 25 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
SUB-FAMILIAS TTL 
7408 Standard TTL 
74L08 Low power TTL 
74H08 High speed TTL 
74S08 Schottky TTL 
74LS08 Low power Schottky TTL 
74AS08 Advanced Schottky TTL 
74SLS08 Advanced low power Schottky TTL 
74F08 Fast TTL 
 
 Na tecnologia Complementary Metal Oxide semiconductor (CMOS) 
standard esta tensões são: 
 
 Tensão de alimentação Vcc pode estar entre [2V, 15V] 
 
 Nível lógico ‘1’ é representado por valores entre [Vcc, Vcc-30%Vcc] 
 
 Nível lógico ‘0’ é representado por valores entre [0V, 30%Vcc] 
 
SUB-FAMILIAS CMOS 
29FCTxx Fast CMOS-TTL compatible 
74C08 CMOS using TTL numbering system 
74HC08 High speed CMOS using TTL numbering system 
74HCT08 High speed CMOS-TTL compatible 
74FCT08 Fast CMOS TTL compatible logic 
 
 Na tecnologia Emitter Couple Logic (ECL) standard esta tensões são: 
 
 Tensão de alimentação Vcc=-5.2V 
 
 Nível lógico ‘1’ é representado por valores entre [-0.81V, -0.96V] 
 
 Nível lógico ‘0’ é representado por valores entre [-1.65V, -1.85V] 
 
SISTEMAS DIGITAIS
E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 26 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
Quanto pretendemos usar um determinado Circuito Integrado (CI) para 
fazer uma montagem é sempre conveniente consultar o Data Book do fabricante 
para conhecermos melhor as características do CI. No entanto parte das 
características do CI vêm na sua designação, por exemplo para a tecnologia 
TTL: 
 
SN 74 LS 32 N 
Código do 
fabricante 
47 = Comercial 
54 = Militar 
Subfamília 
TTL 
Número que 
identifica a 
função 
Tipo de 
Encapsulamento 
 
Outra forma de implementar circuitos digitais é recorrendo a Dispositivos 
de Lógica Programável (PLD). Estes dispositivos têm num único CI um grande 
número de portas lógicas cujas ligações podem ser programadas externamente. 
Apresentam como vantagens a redução do número de circuitos integrados numa 
montagem e a facilidade de alterações no projecto. 
 
Os circuitos integrados digitais podem dividir-se pelo número de portas 
lógicas que contêm: 
 
 De 1 a 12 portas  Small Scale Integration (SSI) 
 
 De 12 a 100 portas  Medium Scale Integration (MSI) 
 
 De 100 a 1000 portas  Large Scale Integration (LSI) 
 
 Mais de 1000 portas  Very Large Scale Integration (VLSI) 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 27 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3.4. ELIMINAÇÃO DE GLITCHES EM MAPAS DE KARNAUGH 
 
Devido aos tempos de propagação das portas, por vezes, os circuitos 
lógicos ‘reais’ não funcionam como seria de esperar idealmente pois podem 
aparecer perturbações que são conhecidas por glitches ou hazards. Este 
fenómeno é mais perturbador a altas frequências podendo a frequências baixas 
ser ignorado. 
Os hazards ocorrem quando as entradas de um circuito lógico se alteram. 
Devido ao tempo de propagação das portas a saída não fica instantaneamente no 
valor lógico esperado (idealmente) mas pode passar por valores lógicos 
indesejados (erros momentâneos) até estabilizar. 
 
Existem 4 tipos de hazards: 
 
 Hazard estático a ‘1’: Ocorre quando a saída está a ‘1’ e uma ou mais 
entradas se alteram para outra combinação que mantém a saída a ‘1’ mas 
momentaneamente a saída vai a ‘0’. 
 
 Hazard estático a ‘0’. 
 
 Hazard dinâmico de ‘1’ para ‘0’: Ocorre quando a saída está a ‘1’ e 
uma ou mais entradas se alteram para outra combinação que passa a 
saída a ‘0’ mas momentaneamente a saída oscila até estabilizar em ‘0’. 
 
 Hazard dinâmico de ‘0’ para ‘1’. 
 
1
0
hazard estático 
a 1
1
0
hazard estático 
a 0
1
0
hazard dinamico 
de 1 para 0
1
0
hazard dinamico 
de 0 para 1
 
Exemplo de um circuito com hazards: 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 28 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 
A B C
F
 
 
A
AC
B
C
BC
F
(1)
(1)
(1)
Diagrama temporal ideal
A
AC
B
C
BC
F
(1)
(1)
0
Diagrama temporal real
tpAND
tpNOT+tpAND
0
tpOR=0
 
 
Eliminação de hazards (glitches) no circuito anterior: 
 
A
B
C
0
1
00 01 11 10
m0 m2 m3 m2
m4 m5 m6m7
0 0 0 1
0 1 1 1
BC
AC
F AC BC 
Este grupo une 1's adjacentes que não 
estão no mesmo grupo e serve para 
eliminar Glitches
AB
F AC BC AB  
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 29 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3.5. NOÇÕES BÁSICAS DE COMUNICAÇÃO DIGITAL DE DADOS 
 
Nesta secção vamos introduzir algumas noções básicas de comunicações 
digitais (em banda base) que nos servirão mais tarde para usar em exemplos de 
aplicação de circuitos digitais. 
Um sistema de comunicações básico é composto por um Emissor um 
Receptor e um canal. A informação transmitida através do canal divide-se 
normalmente em pacotes, tramas ou palavras com um tamanho (número de bits) 
bem definido. 
 
Emissor Receptor
Canal de
Transmissão 
 
Um sistema de comunicação entre dois dispositivos pode ser full-duplex 
quando a transmissão de informação se processa simultaneamente nos dois 
sentidos (com uma canal para cada sentido), half-duplex quando a transmissão 
de informação se processa nos dois sentidos mas apenas um de cada vez (tem 
apenas um canal para os 2 sentidos) ou simplex quando a transmissão ocorre 
apenas num sentido (tem apenas um canal). 
 
3.5.1. COMUNICAÇÃO EM PARALELO 
 
A comunicação em paralelo é caracterizada por ter uma linha dedicada a 
cada bit de informação, assim se pretendermos transmitir palavras de 8 bits o 
canal terá de ter pelo menos 8 linhas. 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 30 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
Emissor
Paralelo
Receptor
Paralelo
BUS
8 8
b0 b0
b7 b7
Referência (massa)
Linha de sincronismo
(pode ou não existir, pois há outros tipos de sincronismo mais económicos)
 
 
 Características da comunicação em paralelo: 
 Para Transmitir palavras com N bits  usamos um BUS de N 
linhas; 
 Se cada bit tem a duração de T seg.  cada palavra tem a duração de 
T seg.; 
 A transmissão de M palavras dura M*T seg. (em alguns casos pode 
existir um certo tempo de separação entre as palavras). 
 
3.5.2. COMUNICAÇÃO EM SÉRIE 
 
A comunicação em série é caracterizada por ter uma única linha dedicada 
à transmissão de informação. Assim, se pretendermos transmitir palavras de 8 
bits o canal só terá uma linha. 
 
Emissor
Série
Receptor
Série
Referência (massa)
Linha de sincronismo
(pode ou não existir, pois há outros tipos de sincronismo mais económicos)
b6b7 b5 b4 b3 b2 b1 b0
11
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 31 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 Características da comunicação em série: 
 Para Transmitir palavras com N bits  usamos um BUS de 1 linha; 
 Se cada bit tem a duração de T seg.  cada palavra tem a duração de 
N*T seg.; 
 A transmissão de M palavras dura M*N*T seg. (em alguns casos 
pode existir um certo tempo de separação entre as palavras). 
 
Da comparação entre os dois sistemas de comunicação digital podemos 
concluir que: 
 
 A comunicação em série é mais económica em termos de suporte físico; 
 
 A comunicação em paralelo é mais económica em termos de tempo. 
 
3.5.3. CÓDIGOS DETECTORES DE ERROS 
 
Durante a transmissão dos dados através do canal podem ocorrer 
perturbações, como por exemplo ruído electromagnético, interferência 
intersimbólica, etc. Estas perturbações provocam alterações na mensagem 
enviada fazendo com que a mensagem que chega ao receptor seja diferente da 
emitida. 
 
Emissor Receptor
Canal de
Transmissão 
 
Para detectar a ocorrência destes erros é necessário utilizar
códigos 
detectores de erros ou códigos correctores de erros (que não serão por nós 
abordados). 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 32 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
Os códigos detectores de erros fazem a detecção à custa de um aumento 
do número de bits da trama de bits a ser transmitida. Existem dois tipos de 
códigos correctores de erros: 
 
 Os códigos que usam apenas uma parte das combinações possíveis com 
o número de bits que possuem. Neste caso a detecção de erros faz-se à 
custa do aparecimento de combinações não usadas pelo código, quando a 
trama de bits chega ao receptor. Por exemplo para o BCD 2 em 5: 
 
DEC 2 em 5 
0 00011 
1 00101 
2 00110 
… … 
9 11000 
 
E
R
1 0 0 1 0
011 10
O receptor detecta que a palavra
está errada porque tem 3 '1s'
E
R
1 0 0 1 0
010 10
Apesar de a palavra estár errada
o receptor não consegue
detectar, porque ficou com 2 '1s'
 
 
 Outro método é acrescentar à trama ‘original’ um ou mais bits com 
informação sobre uma determinada propriedade da trama enviada. Neste 
caso os erros serão detectados se houver alteração dessa propriedade 
durante a transmissão. Exemplos deste método são o Código de 
Paridade ou o Check Sum. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 33 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3.5.4. CÓDIGO DE PARIDADE PARA A DETECÇÃO DE ERROS 
 
Na comunicação em série o protocolo de paridade consiste em acrescentar 
‘à esquerda’ (no fim da trama) um bit (bit de paridade) à trama ‘original’, para 
que a paridade (número de ‘1s’) da trama enviada seja, garantidamente, par ou 
impar, consoante estejamos a usar o Protocolo de Paridade Par ou o Protocolo 
de Paridade Impar. 
Na comunicação em paralelo o protocolo de paridade consiste em 
acrescentar ao bus ‘original’ uma linha que transporta o bit de paridade. 
 
Exemplo do Protocolo de Paridade Par numa comunicação série: 
 
 Na Emissão devemos ter um circuito que acrescente à trama de bits 
‘original’ (dados) o bit de paridade da seguinte forma: 
 
b
6
b
7
b
5
b
4
b
3
b
2
b
1
b
0
Palávra 'original'
0 0 1 0
T
001
Nº de '1s' impar
Trama enviada
1 0 0 1 0
T
001
Nº de '1s' par
1
b
6
b
7
b
5
b
4
b
3
b
2
b
1
b
0
bp
b
6
b
7
b
5
b
4
b
3
b
2
b
1
b
0
Palávra 'original'
0 0 0 1 0
T
001
Nº de '1s' par
Trama enviada
0 0 0 1 0
T
001
Nº de '1s' par
0
b
6
b
7
b
5
b
4
b
3
b
2
b
1
b
0
bp
1
 
 
Regra: O número de ‘1s’da trama enviada no protocolo de paridade par deve ser 
par”. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 34 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 Na recepção a detecção de erros ocorridos durante a transmissão deve 
funcionar da seguinte forma: 
 
Trama enviada 
Bits alterados no 
canal 
Trama recebida Há erro? 
110010010 
Paridade par 
11X010010 
111010010 
Paridade impar 
SIM 
011100010 
Paridade par 
011100010 
011100010 
Paridade par 
NÃO 
000110000 
Paridade par 
000X10X00 
000010100 
Paridade par 
SIM, mas não é 
detectado 
 
Regra: Uma trama enviada com paridade par (número de ‘1s’ = par) deve 
chegar ao receptor com paridade par, se assim não for há erro. 
 
Obs: Quando o número de bits que foi alterado pelas perturbações do canal é 
par o protocolo de paridade não reconhece o erro.. 
 
O protocolo de paridade impar é em tudo análogo ao protocolo de 
paridade par, com a diferença de que o número de ‘1s’ na trama enviada e 
recebida deve ser impar. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 35 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
4. CIRCUITOS COMBINATÓRIOS SSI E MSI 
 
Os Circuitos de Lógica Combinatória são caracterizados por as suas 
saídas num determinado instante dependerem das entradas nesse mesmo instante 
(a menos do tempo de atraso de propagação), ou seja a saída depende da 
combinação que se encontra nesse instante na entrada. Isto contrasta com os 
Circuitos de Lógica Sequencial cujas saídas dependem da entrada aplicada 
nesse instante e da sequência de entradas que foram aplicadas no passado (têm 
memória). 
Neste capítulo vamos dedicar-nos ao estudo de circuitos de lógica 
combinatória SSI (Small Scale Integration) e MSI (Medium Scale Integration). 
 
4.1. CIRCUITOS CONVERSORES DE CÓDIGOS 
 
Os Circuitos Conversores de Código são circuitos que convertem um 
código binário (conjunto de entradas) para outro código binário (conjunto de 
saídas). Alguns exemplos de circuitos desta família são: 
 
CI Função 
74184 BCD  Binário natural 
74185 Binário natural  BCD 
74180 Gerador/detector de paridade 
 
4.1.1. CIRCUITOS GERADORES DE BIT DE PARIDADE 
 
Os Circuitos Geradores de Bit de Paridade são também conversores de 
código uma vez que convertem um determinado código de entrada no código 
detector de erro de paridade. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 36 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
Quando funcionam num sistema de comunicações o código detector de 
erro acompanha o código ‘original’ que lhe deu origem na transmissão do 
emissor até ao receptor. 
 
 Circuito Gerador de Bit de Paridade para o Protocolo de Paridade 
Par (Gerador de Bit de Paridade Par): 
 
Regra: O número de ‘1s’ da trama enviada (bit de paridade + palavra) deve ser 
par. 
 
 Tabela de verdade para bit de paridade par (Bpp) e bit de paridade 
impar (Bpi), a partir de uma palavra de 3 bits: 
 
C B A Bpp Bpi 
0 0 0 0 1 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 0 
 
 Equações lógicas para bit de paridade par: 
 
ABCBpp
ABCBpp
ABCABCBpp
ABABCABABCBpp
ABCABCABCABCBpp





)(
)()(
)..()..(
........
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 37 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
 O resultado anterior pode ser facilmente generalizado para uma 
palavra de 8 bits, sendo o bit de paridade (par) dado por: 
 
)}(){()}(){( 01234567
01234567
DDDDDDDDBpp
DDDDDDDDBpp


 
 
 Se utilizarmos portas XOR de 2 entradas para implementar o circuito 
a segunda forma é mais rápida pois o tempo de propagação é menor 
devido à paralelização do cálculo: 
 
D0
D1
D2
D3
D4
D5
D6
D7
Bpp
'1' se na entrada houver 
um nº impar de '1s'
'0' se na entrada houver 
um nº par de '1s'
 
 
Obs: A partir do Gerador de Bit de Paridade Par é muito fácil fazer