Relatório Lógica Programavel

Prévia do material em texto

Atividade Prática FPGA
Centro Universitário UNINTER
Curso de Engenharia Elétrica
Diego Garcia
diegogark@gmail.com, RU:1834328 
Resumo. O objetivo desta atividade é implementar uma logica programável através do software Quartus II, gravar no kit FPGA Altera Ciclone II e comparar com um circuito formado por portas lógicas TTL.
Palavras chave: (Quartus II, FPGA, Altera, Kit FPGA)
1
1 Introdução
Os FPGAs (Field Programmable Gate Array –“Matriz de Portas Programáveis em Campo”), juntamente com a teoria básica de eletrônica digital, permitem a implementação e síntese de circuitos digitais desde simples portas lógicas até os mais complexos sistemas digitais em um único chip.
2 Procedimento Experimental
O experimento consiste em implementar a logica s = NOT ((a AND b) OR c) tanto no kit Ciclone II como utilizando circuitos integrados com portas lógicas da família TTL.
 Figura 1: Esquema lógico do experimento.
Para realização deste experimento será necessário os itens abaixo:
1 – kit FPGA Altera Ciclone II com fonte de alimentação e gravador USB Blaster;
1 – Software Quartus II;
1 – Fonte ajustável;
1 – Multimetro;
1 – Osciloscópio Hantek;
1 – protoboard;
8 – resistores de 1KOhm;
6 – chaves tipo push-button;
2 – Leds;
1 – CI 74LS04;
1 – CI 74F32;
1 – CI 74F08;
Fio Rígido isolado para conexão dos componentes na protoboard.
No software Quartus II criamos um novo projeto com o nome “MyLogic” e posteriormente elaboramos o código da figura 2.
 Figura 2: Código FPGA do experimento
.
Para definir os pinos de entrada e saída, utilizamos a função “Locate in Pin Planer” do software Quartus II, clicando com o botão direito do mouse em projeto/Locate/locate in Pin Planer, como mostra a figura 3.
 Figura 3: Acesso ao Pin Planer
Na nova janela “Pin Planer”, podemos dar zoom nos pinos do Altera segurando o ctrl e rodando o scroll do mouse. Atribuímos o pino 44 à entrada “a” com um duplo clique no terminal 44 da figura e na aba lateral selecionamos a saída “a”. Fizemos este processo para os demais pinos de entrada e saída como mostra a figura 4.
 Figura 4: Tela do Pin Planer
Com os pinos definidos, voltamos para o Quartus II e compilamos o projeto.Nece momento o software pede para gravar em disco o projeto. Aceitamos e observamos 11 advertencias que não serão tratadas neste experimento.
Para simular o projeto, vamos em File/new/University Program VWF. Na janela se simulação vamos em Edit/Insert/Insert Node or Bus. Uma nova janela é aberta e clicamos em “Node Finder”. Outra janela abre e clicamos em “Finder”, nesse momento todas as entradas e saídas definidas no projeto são colocadas na tela. Clicamos em “>>” para copiar todas as entradas e saídas e em seguida em OK, OK.
Na tela do simulador aparece 4 linhas, 3 de entrada e 1 de saída. Clicamos no nome da entrada “a” e definimos um sinal pra ela clicando em “Overwrite Clock”, como mostra a figura 5. Definimos 10ns para a entrada “a”, 20ns para a “b” e 40ns para a “c”, como mostra a figura 5.
 Figura 5: Tela de Simulação
Antes de começar a simulação definimos o modo de simulação como “Quartus II Simulator” encontrado no menu Simulation/Options como mostra a figura 6.
 Figura 6: Opção de simulação
Executamos a simulação e obtivemos o resultado da figura 7.
Figura 7: Simulação do programa
A escolha dos períodos 10, 20, e 40 proporcionam a formação de uma tabela verdade que pode ser observada abaixo:
	ENTRADAS
	SAÍDA
	a
	b
	c
	s
	0
	0
	0
	1
	1
	0
	0
	1
	0
	1
	0
	1
	1
	1
	0
	0
	0
	0
	1
	0
	1
	0
	1
	0
	0
	1
	1
	0
	1
	1
	1
	0
Figura 8: Tabela Verdade
Com a simulação do programa, podemos grava-lo no kit FPGA Altera Ciclone II. Para gravar o arquivo, seguimos os passos abaixo:
Figura 9: Menu File/Convert Programming Files
Primeiro vamos em “File/Convert Programming Files”. Em “programming file type” selecionamos a opção “JTAG(.jic)” como mostra a figura 10. Selecionamos SOF Data e clicamos em Add File.
Figura 10: Janela de conversão de programa
Na pasta output_files abrimos o arquivo “MyLogic.sof” e de volta na janela “Convert Programming” clicamos em “Flash Loader” e “Add Device”. Na janela “Select Devices” selecionamos “Ciclone II” e “EP2C5”. Na janela “Convert Programming” clicamos em “Generate”.
Com o arquivo criado, gravamos no “Kit Ciclone II” através do menu “Tools/Programmer” como mostra a figura 11.
Figura 11: Janela de gravação do programa
Na janela Programmer selecionamosa linha com nosso projeto e excluímos, pois iremos adicionar o nosso arquivo convertido. Em Add File selecionamos o arquivo “output_files.jic” e abrimos. Como mostra a figura 12, agora aparece o altera e sua memória EEPROM. Em “Hardware Setup...” selecionamos o dispositivo “xxxxxx” e iniciamos a gravação do programa no Kit Altera.
Figura 12: Janela de gravação do programa com arquivo adicionado
Após a gravação, desligamos o kit e na matriz de contatos montamos o circuito da figura 13 e 14. Decidimos montar os dois circuitos na mesma matriz para facilitar a comparação dos resultados.
 Figura 13: Esquema de conexão do kit Ciclone II.
Figura 14: Esquema de conexão do circuitos integrados TTL.
Com os circuitos montados, pressionamos os botões na sequencia da tabela verdade da figura 9 e obtivemos os resultados das figuras 15 e 16 através do osciloscópio Hantek .
Figura 15: Análise lógica do kit Altera feita com o Osciloscópio Hantek
Figura 16: Análise lógica dos TTLs feita com o Osciloscópio Hantek
3 Análise e Resultados
Pressionando os botões referentes ao circuito FPGA na sequencia da tabela verdade (figura8) obtivemos através do osciloscópio Hantek a análise mostrada na figura 17. Nesta imagem editada consta os intervalos destacados dentro dos quadrados amarelos e seus valores de entrada “c”, “b” e “a”, canais 2, 1 e 0 respectivamente. No canal 3 está ligado a saída “s”
Figura 17: Análise lógica do FPGA feita com o Osciloscópio Hantek e editada no paint
Na figura 18 temos a mesma análise só que com os circuitos integrados TTL.
Figura 18: Análise lógica dos TTLs feita com o Osciloscópio Hantek e editada no paint
Na figura 19 temos a foto de como ficou o circuito montado com o osciloscópio lendo as entradas e saída do Kit FPGA e na figura 20 temos a foto dele lendo as entradas e saída dos circuitos integrados.
Figura 19: Foto dos circuitos montado com o Hantek analisando o Kit
Figura 20: Foto dos circuitos montado com o Hantek analisando os TTLs
A única diferença encontrada durante os testes foi que o Kit FPGA Altera Ciclone II demora alguns milissegundos para iniciar sua lógica enquanto os circuitos integrados já as possuem fisicamente, ligando o LED assim que energizado o circuito. 
4 Conclusão
Neste experimento podemos constatar que o Kit Altera Ciclone II consegue substituir uma lógica feita através de circuitos integrados, reduzindo o tamanho do circuito e diminuindo a quantidade de componentes necessários. 
Podemos observar que conforme vamos aumentando a complexidade do projeto, vai se tornando mais vantajoso o emprego dos FPGAs.
5 Referências
[1] CORP, Altera. Pin Information for the Cyclone II EP2C5 Device. 2008. Disponível em: <http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/roa/>. Acesso em: 02 jan. 2019. 
[2] D'AMORE, Roberto. VHDL Descrição e Sintese de Circuitos Digitais. 2ª. ed. Rio de Janeiro: Genio, 2012.p. 1-291.