3 relatorio de LCL - verilog 1

Prévia do material em texto

11
 UNIVERSIDADE FEDERAL DE CAMPINA GRANDE - UFCG
 CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA - CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA - DEE
DISCIPLINA: LABORATÓRIO DE CIRCUITOS LÓGICOS
CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA
3º RELATÓRIO DE LABORATÓRIO DE CIRCUITOS LÓGICOS
1º EXPERIMENTO VERILOG
Professor: Fernanda Cecília Correia Lima Loureiro
Turma: 04
Aluno: Luís Antônio Acciolly da Silva 
Matrícula: 121110206
 CAMPINA GRANDE - PARAIBA
NOVEMBRO - 2022
SUMÁRIO
1 - INTRODUÇÃO	5
2 – MATERIAIS E MÉTODOS	7
2.1 – MATERIAIS	7
2.2 – MÉTODOS	7
3 – CONCLUSÕES	10
REFERÊNCIAS	11
LISTA DE FIGURAS
Figura 1 – Placa de Desenvolvimento Altera DE2.	6
Figura 2 - Display de sete segmentos.	7
Figura 3 - Porta Lógica NOR em Verilog.	7
Figura 4 - Implementação dos 16 digitos hexadecimais em Verilog.	8
Figura 5 - Circuito realizado.	8
Figura 6 - Linguagem em Verilog do Circuito Implementado.	9
LISTA DE TABELAS
Tabela 1 - Tabela Verdade do circuito realizado.	8
1 - INTRODUÇÃO
Este relatório procura demonstrar o que foi trabalhado na primeira aula que foi utilizada a linguagem de descrição de hardware (HDL) Verilog, na disciplina de laboratório de circuitos lógicos. Para a realização dos experimentos será utilizada a placa de desenvolvimento DE2 – Development and Education Board – fabricada pela Altera®. Esta placa foi desenvolvida com o propósito de apoiar a capacitação de estudantes universitários e/ou de cursos técnicos no desenvolvimento de circuitos digitais.
A placa DE2 é equipada com os seguintes dispositivos:
• FPGA Altera Cyclone® II 2C35;
• Dispositivo de configuração serial Altera – EPCS16;
• USB Blaster (on board) – usada para a programação da placa;
• Memórias: SRAM 512-Kbyte, SDRAM 8-Mbyte, Flash 4-Mbyte;
• Interface para SD Card;
• 8 displays de 7 segmentos;
• Display LCD 16x2;
• 4 botões seletores;• 18 chaves bipolares;
• 18 leds vermelhos;
• 9 leds verdes;
• Osciladores de 50 e 27-MHz, que podem ser usados como clock;
• CODEC de áudio de 24-bits, com qualidade de CD;
• Entrada e saída de som e microfone;
• Interface VGA – conversor digital-analógico (10-bit high-speed);
• TV Decoder (NTSC/PAL) e entrada para TV;
• Barramento 10/100 Ethernet;
• Interfaces USB Host/Slave, tipo A e B;
• Interface serial RS-232 (DB-9);
• Interface PS/2 para mouse/teclado;
• Interface infravermelho IrDA;
• Dois barramentos de expansão com 40 pinos.
Além desses dois modelos, há também o código de cores dos resistores. Nesse código está presente uma tabela que contabiliza os valores, multiplicadores e tolerância dos resistores industriais de acordo com uma faixa de cores. Na figura 1, a baixo, é possível visualizar essa tabela.
Figura 1 – Placa de Desenvolvimento Altera DE2.
Para utilizar a placa DE2, é necessário programá-la utilizando a ferramenta de síntese lógica fornecida pelo fabricante do dispositivo escolhido para o projeto. Neste experimento a ferramenta é o Quartus II da Altera. Essa ferramenta além de programar a placa, permite a depuração de erros na descrição Verilog, a simulação do projeto, entre outras funcionalidades.
Nesta primeira aula é proposto realizar as operações básicas na placa, para familiarizar o aluno com o seu funcionamento. Além disso, é proposto pequenas atividades de testagem de conhecimento.
2 – MATERIAIS E MÉTODOS
2.1 – MATERIAIS
Os materiais necessários para este experimento são: a placa AlteraII DE2, juntamente com seu software Quartus II.
2.2 – MÉTODOS
Na primeira parte do primeiro experimento é recomendado criar um arquivo base contendo todas as configurações iniciais da placa que será utilizada ao longo de toda a disciplina.
Prosseguindo é proposto utilizar a linguagem Verilog para conectar entradas e saídas do modulo em um dos displays de sete segmentos. Na figura 2, a seguir, é visto a representação de um dos displays de sete segmentos.
Figura 2 - Display de sete segmentos.
Como proxímo experimento é pedido a implementação das funções lógicas AND, NAND, OR e NOR de duas entradas. Na figura 3 é visto um trecho da linguagem implementada da porta lógica NOR.
Figura 3 - Porta Lógica NOR em Verilog.
Na tarefa 3 é utilizado um conversor de código binário puro de quatro bits para a ligação de um display de sete segmentos hexadecimal. É visto na figura 4, a baixo, a linguagem implementada para a ligação de todas os 16 digitos em hexadecimal.
Figura 4 - Implementação dos 16 digitos hexadecimais em Verilog.
Para casa foi pedido a criação de um circuito em Verilog que a saída receba 1 sempre que a quantidade de indivíduos no ambiente seja menor que 2. Logo após, essa saída será comparada com uma outra entrada e terão saídas iguais a 1 sempre que os valores de entrada não forem 0. O circuito base é visto na figura 5 a seguir.
Figura 5 - Circuito realizado.
É visto na Tabela 1 a tabela verdade do circuito montado em verilog.
Tabela 1 - Tabela Verdade do circuito realizado.
	A
	B
	C
	Y = ~(A&B)
	S
	0
	0
	0
	1
	1
	0
	0
	1
	1
	1
	0
	1
	0
	1
	1
	0
	1
	1
	1
	1
	1
	0
	0
	1
	1
	1
	0
	1
	1
	1
	1
	1
	0
	0
	0
	1
	1
	1
	0
	1
Na figura 6 é visto um trecho da linguagem em Verilog utilizada para implementação do circuito base.
Figura 6 - Linguagem em Verilog do Circuito Implementado.
3 – CONCLUSÕES
Portanto, para a realização desta prática foi necessário à leitura do roteiro disponibilizado e a utilização dos materiais do laboratório. Dessa forma, é possível conciliar as teorias aprendidas na matéria de circuitos lógicos, com a prática nesta disciplina de laboratório de circuitos lógicos.
REFERÊNCIAS
Slides e material disponibilizado pela professora.
Tutorial: Quartus II Introduction Using Verilog Design – Altera ®.
• Elementos de Eletrônica Digital – I.V. Idoeta, F.C. Capuano – Editora Érica, 2003.
• Verilog HDL Synthesis – J. Bhasker – Star Galaxy Publishing, 1998.
• Altera Website – http://www.altera.com
• Apostila: Projeto de Sistemas Digitais na Atualidade – UFPB/CCT/DEE - A. Scaico, 2000.
Figura 1 - Guia do experimento 1 - Verilog.
Figura 2 - Guia do experimento 1 - Verilog.
Figura 3 - Guia do experimento 1 - Verilog.
Figura 4 - Autoria própria.
Figura 5 - Guia do experimento 1 - Verilog.
Figura 6 - Autoria própria.