Biblioteca_1723883

Prévia do material em texto

FLIP FLOPs
Latch
• São memórias de 1 bit, pode ser constituído por duas portas NAND 
ou duas NOR de duas entradas cada. 
Latch SR com portas NAND
• As duas portas NAND estão interligadas de modo cruzado, de forma que a 
saída da NAND número 1 é conectada a uma das entradas da NAND 
número 2 e vice-versa. As saídas das portas, denominadas Q e ത𝑄
Latch SR com portas NAND
• Vamos analisar o circuito e a tabela verdade
Condição Indesejada
Entradas SET e RESET= 0 simultaneamente. Gera Q = ത𝑄 = 1. (as duas 
saídas são s complementares entre si.) Resultado não previsto na 
tabela verdade.
Graficamente
Latch com portas NOR
Flip Flop
Conceito de sincronismo - CLOCK
• Os sistemas digitais podem operar tanto no modo assíncrono quanto 
no síncrono. Esse sinal de clock é geralmente um trem de pulsos 
retangulares ou uma onda quadrada.
Conceito de sincronismo - CLOCK
• Os sistemas digitais, em sua maioria, são síncronos, visto que o 
projeto e a análise de defeitos são mais fáceis nesse tipo de sistema. 
Flip Flop com entrada de clock - SR
Flip Flop com entrada de clock - SR
• SOMENTE Quando a entrada clock assumir valor 1, o circuito irá se 
comportar como um flip-flop RS básico, pois as portas NAND de 
entrada funcionarão como os inversores do circuito.
Flip Flop com entrada de clock –SR disparo na 
subida
Fl
ip
 F
lo
p
co
m
 e
n
tr
ad
a 
d
e 
cl
o
ck
–
SR
 d
is
p
ar
o
 n
a 
su
b
id
a
Flip Flop com entrada de clock –SR disparo na 
subida
•A condição em que S = R = 1 não deve ser usada, 
porque resulta em condição ambígua
Flip Flop com entrada de clock –JK disparo na 
subida
Igual ao JK exceto por uma diferença: 
A CONDIÇÃO EM QUE J = K = 1 NÃO RESULTA EM UMA SAÍDA AMBÍGUA
Flip Flop com entrada de clock –JK disparo na 
subida
Fl
ip
 F
lo
p
co
m
 e
n
tr
ad
a 
d
e 
cl
o
ck
–
JK
 d
is
p
ar
o
 n
a 
su
b
id
a
Flip Flop com entrada de clock –JK disparo na 
subida
•As entradas J e K sozinhas não são capazes de fazer o 
FF mudar de estado lógico.
Flip Flop “D” com clock
O flip-flop D tem apenas uma entrada de controle síncrona, entrada D, 
que representa a palavra data (dado). ). A operação do flip-flop D é 
muito simples: a saída Q irá para o mesmo estado lógico presente na 
entrada D 
Fl
ip
 F
lo
p
“D
” 
co
m
 c
lo
ck
Implementação de um Flip Flop “D”
• É implementado acrescentando-se um único INVERSOR a um flip- -
flop J-K disparado por borda ( aplica-se igualmente ao S-R)
Multivibrador Monoestável
É o circuito digital que está com o FF é o monoestável. Como o FF, o 
monoestável tem duas entradas, Q e ഥQ, que são o inverso uma da outra. Ao 
contrário do FF, o monoestável tem apenas um estado de saída estável 
(normalmente, Q = 0, ഥ𝐐, = 1). Quando disparado fica no estado inverso (Q 
= 1, ത𝑄 = 0). Permanece nesse estado quase estável . Pot um período “tp” 
determinado por uma constante “R.C”.
Na prática, tP pode variar de vários nanossegundos a várias dezenas de 
segundos. O valor exato de tP depende dos valores dos componentes 
externos, RT e CT.
2 tipos de CI’s: monoestável não redisparável e monoestável redisparável.
CI Monoestável Não Redisparável
• O tempo : 𝑡𝑃 = 0,693. 𝑅𝑡
.
𝐶𝑡.
Circuito Monoestável Redisparável
O monoestável redisparável opera de modo semelhante ao não 
redisparável, exceto por uma importante diferença: 
Ele pode ser redisparado enquanto estiver em seu estado quase 
estável, recomeçando a temporização de um novo intervalo de tempo 
tP.
Multivibrador Mono estável
• Possui em apenas um estado estável.
• Os monoestáveis têm aplicações limitadas. porque são suscetíveis a 
falsos disparos devido a ruídos espúrios. 
• Costumam ser usados em aplicações simples de temporização com 
um intervalo de tempo tP predefinido. 
Circuito gerador de clock - Temporizador 555 
– Oscilador Astável
• O CI temporizador 555 é um dispositivo compatível com TTL que 
pode operar em diferentes modos.
• Um multivibrador astável é um circuito eletrônico que tem dois 
estados, mas nenhum dos dois é estável. O circuito portanto se 
comporta como um oscilador) e o tempo em nível alto é maior que 
em nível baixo (duty cicle > 50%
Temporizador 555
Termos importantes:
• tL: (time low) tempo de sinal em nível 
baixo 
• tH: (time high): Tempo de sinal em nível 
alto
• Ciclo de trabalho (duty cycle): É a razão 
entre a amplitude do pulso (ou tH) e o 
período (T ) e é expressa como uma 
porcentagem
𝐶𝑖𝑐𝑙𝑜 𝑑𝑒 𝑇𝑟𝑎𝑏𝑎𝑙ℎ𝑜 =
𝑡𝐻
𝑇
. 100%
• Período 𝑇 = 𝑡𝐻+𝑡𝐿 (segundos)
Obs.: 
Como as fórmulas indicam no diagrama, os intervalos tL e tH não podem ser iguais, 
a não ser que RA seja zero. Isso não pode acontecer, pois geraria uma corrente 
excessiva pelo dispositivo e significa que é impossível produzir uma onda quadrada 
na saída com um ciclo de trabalho de exatamente 50 por cento. Entretanto, é 
possível conseguir um ciclo de trabalho bem próximo de 50 por cento fazendo RB 
>> RA (desde que RA seja maior que 1 kΩ), de modo que tL ≈ tH.
Uma modificação simples pode ser feita nesse circuito para permitir um ciclo de 
trabalho de menos de 50 por cento. A estratégia é permitir que o capacitor seja 
carregado apenas por RA e se descarregue apenas por RB. Isso pode ser feito 
conectando-se um diodo (D2) em série com RB e outro diodo (D1) em paralelo com 
RB e D2, como mostrado no detalhe da Figura 21. As equações para tH e tL para 
esse circuito são
• 𝑡𝐿 = 0,94𝑅𝑏. 𝐶
• 𝑡𝐻 = 0,94𝑅𝑎. 𝐶
Temporizador 555
Para o ciclo de trabalho maior que 50% 
utilizamos:
• 𝑡𝐿 = 0,693𝑅𝑏. 𝐶
• 𝑡𝐻 = 0,693(𝑅𝑎 + 𝑅𝑏). 𝐶
• 0,693 é constante 
Para o ciclo de trabalho menor que 50% 
utilizamos diodos ligados em paralelo 
com RB:
• 𝑡𝐿 = 0,94𝑅𝑏. 𝐶
• 𝑡𝐻 = 0,94(𝑅𝑎). 𝐶
• 0,94 é constante 
Exercícios:
1) Calcule a frequência e o ciclo de trabalho da forma de onda de saída do 
multivibrador astável com 555 para C = 0,001μF, RA = 2,2 kΩ e RB = 100 kΩ.
2) Usando os diodos com o resistor RB, como mostrado no detalhe da Figura, 
calcule os valores de RA e RB necessários para obter uma forma de onda de ciclo 
de trabalho de 1 kHz, 25 por cento com um 555. Suponha que C seja um capacitor 
de 0,1 μF. 
3) Para o pulso mostrado na figura abaixo. Qual o ciclo de trabalho ?