Prova

Prévia do material em texto

ELETRÔNICA II - SEGUNDA PROVA
Departamento de Eng. Eletrônica e de Computação - DEL/UFRJ
Prof.: Carlos Fernando Teodósio Soares
05/11/2020
1ª Questão:
No circuito amplificador da figura abaixo, considere que Q1 e Q2 estão perfeitamente casados e
que todos os transistores do circuito apresentam ganho β = 100, VBE = 0,6 V e vT = 25 mV.
Dessa forma:
Q1
5,0 k
Q2v1 v2
Q3
vo
VCC = + 10 V
VEE = - 10 V
RC
RX
RE1
RE2
RLRX
(a) Dimensione todos os resistores do amplificador de modo a satisfazer ao seguinte conjunto
de especificações:
� Ganho de tensão diferencial AV d1 ≈ 10 V/V (considerando RC � β ·RE2//RL);
� Impedância de entrada diferencial Rid = 45 kΩ;
� Corrente de Polarização IC1 = IC2 = 1,0 mA nos transistores do par diferencial;
� Impedância de sáıda do amplificador Ro ≤ 60 Ω.
(b) Qual o ganho de tensão de modo comum AV cm = vo/vcm do amplificador projetado?
2ª Questão:
O amplificador da figura a seguir foi fabricado em um processo CMOS, onde kN = 200 µA/V
2,
kP = 50 µA/V
2, |Vth| = 0,5 V, λ = 0,01 V−1 e γ ≈ 0. Neste circuito, considere que todos
os transistores foram fabricados com L = 1,0 µm e que as larguras de canal são W1 = W2 =
40 µm, W3 = 80 µm e W4 = 12 µm. Assim, para esse amplificador:
1
M1 M1
vo1
M2M2
M3M4
RB RA RA
VDD = + 5,0 V
VSS = - 5,0 V
v1 v2
vo2
200 kW 200 kW
30 kW
(a) Desprezando o efeito de modulação do comprimento de canal dos transistores, calcule a
corrente de polarização ID em todos os transistores do circuito.
(b) Calcule os ganhos de tensão de modo comum AV cm1 = vo1/vcm e AV cm2 = vo2/vcm do
amplificador.
3ª Questão:
Obtenha a topologia de uma porta lógica CMOS complementar, com redes de pull-up e pull-
down duais que implemente a função lógica:
Y =
(
AB + AD
)
· C
Considere que temos à nossa disposição um barramento de dados com todas as entradas A, B,
C e D, juntamente com suas respectivas versões invertidas A, B, C e D.
2