teorico III

Prévia do material em texto

Circuitos Lógicos
Responsável pelo Conteúdo:
Prof. Me. Renan Cardoso Melli
Revisão Textual:
Prof.ª Dr.ª Selma Aparecida Cesarin
Circuitos Combinacionais e Aritméticos
Circuitos Combinacionais e Aritméticos
 
 
• Conhecer os elementos básicos aplicados na implementação de Circuitos Lógicos Combinacionais;
• Descrever e apresentar métodos e ferramentas para elaboração, interpretação e síntese de 
Circuitos Combinacionais;
• Apresentar os circuitos aritméticos mais utilizados em Sistemas Digitais;
• Identificar as características principais de Unidades Lógicas Aritméticas.
OBJETIVOS DE APRENDIZADO 
• Projeto, Análise e Descrição de Circuitos Lógicos;
• Simplificação e Minimização de Circuitos Lógicos;
• Circuitos Lógicos Aritméticos;
• Unidade Lógica e Aritmética (ULA).
UNIDADE Circuitos Combinacionais e Aritméticos
Contextualização
Para aplicarmos de forma eficiente os Circuitos Combinacionais, precisamos estudar 
as técnicas de simplificação de Circuitos Lógicos, de forma a entendermos as relações e 
os resultados da simplificação de circuitos digitais. Dois métodos serão apresentados: o 
primeiro utilizará os teoremas da álgebra Booleana e o segundo, uma técnica de mape-
amento gráfico conhecida como Mapa de Karnaugh. 
Por meio desse estudo, podemos entender o funcionamento de circuitos aritméticos, 
codificadores e decodificadores, dentre outros circuitos utilizados na construção de com-
putadores ou Sistemas Digitais. 
Além disso, vale lembrar que estudaremos técnicas simples para projetar e dimensio-
nar Circuitos Lógicos que satisfaçam um dado conjunto de requisitos de operação.
8
9
Projeto, Análise e Descrição 
de Circuitos Lógicos
Tabelas Verdades
Uma Tabela verdade é um meio para descrever como a saída de um circuito lógico 
depende nos níveis lógicos presentes nas entradas do circuito. 
A Tabela reúne todas as combinações possíveis de níveis lógicos presentes nas entra-
das do sistema, juntamente com o nível correspondente para a variável de saída. 
A Figura 1 ilustra em (a), (b) e (c), respectivamente, exemplos de Tabela verdade para 
2, 3 e 4 variáveis de entradas:
Figura 1 – Exemplos de Tabelas verdades para Sistemas 
Combinacionais com 2 variáveis (a), 3 variáveis (b) e 4 variáveis (c)
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
Observe que a combinação de duas variáveis de entrada resulta em uma Tabela ver-
dade com quatro combinações. Para a de três entradas, oito combinações e para a de 
quatro entradas, dezesseis. 
Pode-se estabelecer um padrão aqui: o número de combinações diferentes entre as 
entradas será igual a 2N para uma Tabela verdade de N entradas. 
Observe, também, que a lista de todas as combinações possíveis de entrada segue a 
contagem binária, iniciando sempre pela representação da combinação binária equiva-
lente ao zero decimal.
Equivalências entre Circuitos Lógicas e Tabelas Verdades
Obtendo uma Tabela Verdade para um Circuito Lógico
Uma vez determinada a expressão Booleana para um dado circuito lógico, pode-se 
obter uma respectiva Tabela verdade que correlaciona a saída para todos os valores pos-
síveis das variáveis de entrada. 
9
UNIDADE Circuitos Combinacionais e Aritméticos
O procedimento envolve a avaliação das operações na expressão Booleana para 
todas as combinações possíveis dos valores das variáveis de entrada. 
Vejamos como exemplo a expressão para o circuito lógico ilustrado na Figura 2:
Figura 2 – Circuito de exemplo para determinação de Tabela verdade
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
Como vimos na Unidade anterior, para obter a expressão Booleana, comece pelas 
entradas mais à esquerda e, percorrendo o circuito até a saída final, escreva a expressão 
para cada porta lógica, como representado pelas funções u, v e w na Figura 2. A ex-
pressão da saída do circuito obtida é x = AB + BC. 
O próximo passo é fazer uma lista das combinações das variáveis de entrada na 
sequência binária. Como o circuito tem três variáveis (A, B e C), serão 23 = 8 casos. 
Para cada caso, avaliamos o resultado parcial de cada operação realizada no circuito e 
determinamos o resultado da variável x, conforme ilustrado na Tabela 1:
Tabela 1 – Resultados das operações lógicas do circuito de exemplo
A B C u = A v = AB w = BC x = v + w
0 0 0 1 0 0 0
0 0 1 1 0 0 0
0 1 0 1 1 0 1
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 1 0 0 0 0
1 1 0 0 0 0 0
1 1 1 0 0 1 1
Alternativamente, ao invés de montar as operações parciais na forma de uma 
Tabela, você pode operá-las diretamente através da expressão. Por exemplo, para a 
função x = v + w, x será igual a “1” se v ou w forem iguais a “1”, alternadamente ou 
simultaneamente. Isso significa que x será igual a “1” quando as operações AB ou BC 
forem iguais a “1”. 
Para v = AB:
A = 0, B = 0 → AB = 0
A = 0, B = 1 → AB = 1
A = 1, B = 0 → AB = 0
A = 1, B = 1 → AB = 0
10
11
E para w = BC:
B = 0, C = 0 → BC =0
B = 0, C = 1 → BC =0
B = 1, C = 0 → BC =0
B = 1, C = 1 → BC =1
Para montarmos a Tabela, colocamos “1” na coluna de saída para cada combinação 
das variáveis de entrada que determinamos na avaliação e completamos as demais com 
“0”, obtendo os resultados apresentados na Tabela 2.
Tabela 2 – Resultados da análise das operações 
lógicas do circuito de exemplo
A B C x = v + w
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Observe que para o caso A = 0, B = 1 e C = 1, ambas as funções v e w atendem aos 
requisitos para que a saída x seja igual a “1”.
Trocando Ideias...
Em nosso Material Complementar, apresentamos o link para uma calculadora on-line de 
Tabelas verdade, que permite obter a Tabela a partir da montagem da equação lógica 
correspondente. Você pode utilizá-la para praticar a montagem de Tabelas verdades e 
para conferir o resultado de exercícios. 
Simplificação e Minimização 
de Circuitos Lógicos
Uma vez obtida a expressão para um circuito lógico, é comum optarmos por reduzi-la 
a uma forma mais simples, que contenha um menor número de termos ou variáveis em 
um ou mais termos da expressão. Essa nova expressão representa um circuito equiva-
lente ao original, mas com um menor número de portas e conexões. 
Ao aplicarmos a álgebra Booleana, muitas vezes temos de reduzir uma determinada 
expressão para a sua forma mais simples ou transformá-la em um formato mais conve-
niente a fim de implementar a expressão mais eficientemente. 
Uma expressão Booleana simplificada usa a menor quantidade de portas possível 
para implementar uma dada expressão.
11
UNIDADE Circuitos Combinacionais e Aritméticos
Método Algébrico de Simplificação de Expressões Lógicas
Para a simplificação algébrica, usam-se os Teoremas da Álgebra Booleana. Porém, 
nem sempre é simples identificar qual teorema aplicar para obter o circuito mais simples. 
Não existe um modo fácil de constatar se a expressão obtida está em sua forma mais sim-
ples, portanto, a simplificação algébrica torna-se um processo de tentativa e aprimoramento. 
Para explicar como fazer a simplificação pelo método algébrico, vamos trabalhar di-
reto com os exemplos. Neste ponto, é importante relembrar as regras e leis da Álgebra 
de Boole abordadas anteriormente nesta Disciplina. 
Observe o circuito lógico e sua respectiva expressão, mostrados na Figura 3:
Figura 3 – Circuito lógico para o exemplo de simplificação
Fonte: FLOYD, 2007
Para simplificação do circuito, realizamos os passos a seguir.
1. Aplique a lei distributiva ao segundo e terceiro termos da expressão:
AB + AB + AC + BB + BC
2. Aplique a regra (BB = B) no quarto termo da expressão:
AB + AB + AC + B + BC
3. Aplique a regra AB + AB = AB nos primeiros dois termos:
AB + AC + B + BC
4. Aplique a regra B + BC = B nos últimos dois termos:
AB + AC + B
5. Aplique a regra AB + B = B ao primeiro e terceiro termos:
B + AC
Nesse ponto, a expressão está com a máxima simplificação possível, cujo circuito 
equivalente é mostrado na Figura 4. 
Observe que esta não é a única abordagem possível para a solução do problema: é 
muito comum que ummesmo circuito possa ser simplificado por análises diferentes, 
como veremos no próximo exemplo:
12
13
 Figura 4 – Circuito lógico simplifi cado
Fonte: FLOYD, 2007
Neste contexto, vamos simplificar o circuito lógico ilustrado na Figura 5:
Figura 5 – Circuito lógico para o exemplo de simplifi cação
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
Antes de mais nada, é preciso identificar cada expressão de cada porta lógica individual 
ou agrupada (aquela que entra na última porta lógica), o que nos dá a seguinte expressão:
z = ABC + AB (AC)
O próximo passo é desfazer sinais de inversão dupla, conforme os Teoremas de De 
Morgan (estudados na Unidade anterior) e, multiplicar os termos. 
Assim, temos:
z = ABC + AB + (AC)
Cancele as inversões duplas:
z = ABC + AB (A + C)
Aplique a distributiva no segundo termo:
z = ABC + ABC + ABC
Aplique a regra AA = A no segundo termo.
No próximo passo, devemos procurar por variáveis comuns dentre os vários termos 
com a intenção de fatorar. 
O primeiro e terceiro termos têm AC em comum:
13
UNIDADE Circuitos Combinacionais e Aritméticos
z = AC (B + B) AB
Aplique a regra B + B = 1 no primeiro termo:
z = AC + AB
O fator comum, agora, é o A. Fatorando-o:
z = A (C + B)
Esse resultado não pode mais ser simplificado, dando-nos, então, a expressão final 
que pode ser implementada, agora, em um novo circuito lógico mais simples, mostrado 
na Figura 6:
Figura 6 – Circuito Lógico Simplificado
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
É possível ser mais simples ou há outras formas? Vamos tentar outros dois métodos 
no exemplo a seguir. 
Considere a seguinte expressão:
z = ABC + ABC + ABC
Método 1
Fatore o produto AB nos dois primeiros termos da expressão:
z = AB (C + C) + ABC
Aplique a regra C + C = 1:
z = AB + ABC
O fator comum, agora, é o A. Fatorando-o:
z = A (B + BC)
Aplique a regra B + BC = B + C:
z = A (B + C)
Esse resultado não pode mais ser simplificado.
Método 2
14
15
Observando-se a expressão original, vemos que há duas semelhanças: o primeiro e 
o segundo termos possuem o produto AB em comum e o primeiro e o terceiro termos 
possuem o produto AC em comum. 
Mas como saber se devemos fatorar AB dos primeiros dois termos ou AC dos dois 
termos extremos? 
Na verdade, podemos fazer ambos usando o termo ABC duas vezes. Veja como fica:
z = ABC + ABC + ABC + ABC
Isso é possível se lembrarmos que ABC + ABC = ABC, pela álgebra de Boole. Agora, 
podemos fatorar AB dos dois primeiros termos e AC dos últimos termos:
z = AB (C + C) + AC (B + B)
Aplique as regras C + C = 1 e B + B = 1:
z = AB + AC
O fator comum, agora, é o A. Fatorando-o:
z = A (B + C)
Esse é, naturalmente, o mesmo resultado obtido com o método 1. Esse artifício de 
usar o mesmo termo duas vezes sempre pode ser usado. De fato, o mesmo termo pode 
ser usado mais de duas vezes, se for necessário.
Mapa de Karnaugh
O método gráfico conhecido como Mapa de Karnaugh é uma ferramenta que fa-
cilita o processo de simplificação de uma equação lógica associada a um determinado 
Circuito Digital. 
O Mapa de Karnaugh pode ser usado, conceitualmente, para qualquer quantidade 
de sinais de entrada, mas há um limite prático de sua aplicação para simplificação de 
circuitos com até cinco sinais de entrada simultâneos.
O mapa de Karnaugh é um meio de mostrar a relação entre as entradas lógicas e a 
saída desejada do circuito. 
Na Figura 7, são apresentados exemplos para a construção do mapa utilizando 
duas, três e quatro variáveis de entrada a partir dos resultados sumarizados em Ta-
belas verdades:
15
UNIDADE Circuitos Combinacionais e Aritméticos
Figura 7 – Exemplos de mapas de Karnaugh para duas (a), três (b) e quatro (c) variáveis
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
Para fixação do método ilustrado na Figura 7, há quatro pontos importantes que 
devemos observar e guardar, apresentados a seguir.
Observação 1
A Tabela verdade fornece o valor lógico da saída X para cada combinação de variáveis 
de entrada e o mapa de Karnaugh dá a mesma informação em um formato diferente. 
Para cada linha na Tabela verdade, há uma correspondência em uma célula do Mapa 
de Karnaugh. 
Como exemplo, na Figura 7(a), a condição [A = 0, B = 0] na Tabela verdade tem 
como correspondência a célula AB no mapa de Karnaugh. 
Como, para esse caso específico, a Tabela verdade indica o valor da saída X = 1, o 
valor 1 é colocado no quadrado AB do mapa.
De forma semelhante, a condição [A = 1, B = 1] na Tabela verdade tem correspondência 
na célula AB no mapa de Karnaugh e como X = 1, para esse caso também, o valor 1 é 
preenchido na célula AB. 
As demais células, correspondentes aos casos em que X = 0 na Tabela verdade, são 
preenchidas com o valor 0. 
Os exemplos das Figuras 7(b) e 7(c) são preenchidos seguindo-se as mesmas regras.
16
17
Observação 2
As células que aparecem no mapa de Karnaugh possuem uma identificação que se-
gue a combinação entre as variáveis: no sentido horizontal, as células adjacentes (ou seja, 
as células uma ao lado da outra) diferem apenas em uma variável. 
Se tomarmos como exemplo a célula posicionada no canto superior esquerdo do 
mapa de Karnaugh de quatro variáveis da Figura 7(c), com denominação ABCD, esta 
tem como adjacente, imediatamente à sua direita, uma célula denominada ABCD. 
De maneira semelhante, os quadrados verticais diferem apenas uma variável, por vez, 
com seus adjacentes.
Observação 3
Para que as células adjacentes, tanto na horizontal quanto na vertical, possuam a di-
ferenciação correta de apenas uma variável, eles devem ser organizados de acordo com 
a ordem mostrada nos mapas da Figura 7. 
Essa montagem é fixa e não segue a ordem binária dos casos apresentados na 
Tabela verdade. Células das linhas e colunas nas extremidades do Mapa também são 
consideradas adjacentes, podendo ser agrupadas. 
Células na diagonal não são consideradas adjacentes e não podem ser agrupadas.
Observação 4
Preenchido o mapa de Karnaugh com os valores de 0 e 1 nos locais corretos, a ex-
pressão na forma de soma de produtos para a saída X pode ser obtida juntando-se as 
células com o valor “1” utilizando-se a função da porta lógica OR. 
Tomando como exemplo o Mapa de Karnaugh de três variáveis da Figura 7(b) cujas 
respectivas células ABC, ABC, ABC e ABC possuem valor 1, a associação dessas célu-
las gera a expressão X = ABC + ABC + ABC + ABC.
Agrupamento de Termos do Mapa de Karnaugh
O agrupamento de termos é a forma simplificada de uma equação lógica extraída 
do mapa de Karnaugh. 
O agrupamento é obtido combinando-se as células do mapa que contenham o valor 
“1”, que são os casos definidos como relevantes. 
Vamos usar como exemplo os mapas apresentados na Figura 8: 
Figura 8 – Agrupamentos de pares de células com valor 1 em mapas de Karnaugh
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
17
UNIDADE Circuitos Combinacionais e Aritméticos
A Figura 8(a) apresenta um mapa de Karnaugh para uma Tabela verdade de três vari-
áveis. Você pode observar que há um par de células com valor 1 adjacentes na vertical, 
o primeiro representando a combinação ABC e o segundo, ABC.
Nesses dois termos, apenas a variável A aparece tanto na forma normal (A), quanto 
na forma complementar (A), enquanto as variáveis BC permanecem inalteradas. 
Sendo assim, eles podem ser agrupados ou combinados para eliminar a variável A, 
conforme a simplificação proposta pela Álgebra de Boole:
x = ABC + ABC
x = BC (A + A)
x = BC (1)
x = BC
Como segundo exemplo, na Figura 8(b), você encontra um exemplo com duas célu-
las de valor 1 horizontalmente adjacentes. Logo, podem ser combinadas eliminando a 
variável C comum a ambas. 
Esses foram exemplos de agrupamentos de dois termos, mas também podemos ter o 
agrupamento de 4 termos, conforme mostrado na Figura 9:
Figura 9 – Agrupamentos de quartetos de células com valor 1 em mapas de Karnaugh
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
Quando um quarteto é agrupado, o termo resultante contém as variáveis quenão 
apresentam estados complementares (normal e barrado) para as combinações envolvi-
das nas células associadas ao quarteto analisado. 
No exemplo acima, quatro células das colunas limites do mapa à esquerda e à direita 
são agrupadas para formar um termo simplificado. 
Nas duas células à esquerda, a variável B aparece de duas formas: normal e barrada, 
sendo excluída do termo resultante. Ao compararmos as células à esquerda com as célu-
las à direita, observamos que a variável C também aparece nas formas normal e barrada, 
sendo igualmente excluída do termo resultante AD.
Ainda, é possível realizar o agrupamento de oito termos ou octetos, no qual um gru-
po de células adjacentes que contenham o valor 1 podem ser combinados. 
18
19
Quando um octeto é agrupado num mapa de quatro variáveis, três das quatro vari-
áveis são eliminadas, porque apenas uma variável permanece inalterada, conforme no 
exemplo da Figura 10, em que a variável C é a única que apresenta o mesmo estado 
para todas as células, na condição barrada: 
Figura 10 – Agrupamento de octetos com valor 1 em mapas de Karnaugh
Fonte: Adaptado de TOCCI; WIDMER; MOSS, 2007
Resumidamente, para simplificar uma expressão através do mapa de Karnaugh, você 
deve respeitar os passos a seguir.
1. Construa o Mapa de Karnaugh e coloque valores 1 nas células que correspon-
dem aos valores 1 para a variável de saída da Tabela verdade, conforme as 
combinações das variáveis de entrada. 
Em seguida, preencha os demais quadrados com valores 0 ;
2. Examine o Mapa de Karnaugh para detectar valores 1 adjacentes e os agrupe. 
Agrupe, preferencialmente, na forma de octetos, quartetos e pares. Aquelas 
células com valor 1 que não são adjacentes a quaisquer outras também com 
valores 1 são denominadas isoladas e entram como termos não simplifi cados 
na expressão lógica resultante ;
3. Agrupe quaisquer pares, quartetos ou octetos necessários para incluir quais-
quer valores 1 que ainda não tenham sido combinados, certifi cando-se de usar 
o número mínimo de agrupamentos ;
4. Forme a soma OR de todos os termos gerados por cada agrupamento para 
formar a expressão lógica minimizada.
Visitando o endereço a seguir, você encontrará um programa gratuito e poderá fazer download
na Língua inglesa e espanhola. Então, leia o manual e utilize o programa para aprofundar seus 
conhecimentos e aprender como fazer as dezenas de cálculos via software. Acesse, explore, co-
nheça e experimente para se familiarizar com as ferramentas mais adequadas a cada situação: 
Sistemas Lógicos e Digitais – Software de Simulação, Simplificação e Conversão. 
Disponível em: https://bit.ly/3b5Qdog
19
UNIDADE Circuitos Combinacionais e Aritméticos
Circuitos Lógicos Aritméticos
Dentre os diversos tipos e aplicações de Circuitos Lógicos, os aritméticos merecem 
atenção especial devido à sua importância no desenvolvimento e operação de Sistemas 
Digitais Microprocessados. 
Neste item, apresentaremos uma visão geral a respeito de dois destes circuitos, os 
somadores e os subtradores.
Circuitos somadores
O circuito somador é um circuito lógico aritmético base para o funcionamento da 
Unidade Lógica Aritmética (ULA) de processadores. 
Há dois tipos, essencialmente, de circuitos somadores: o meio-somador ou somador 
parcial e o somador-completo. 
As ULAs, em sua totalidade, são fabricadas como um circuito somador que pode 
somar dois valores numéricos, independentemente da quantidade de bits que eles pos-
suam, dependendo apenas do tamanho da palavra operada pelo processador. 
O meio-somador é um circuito que aceita dois dígitos binários em suas entradas e 
produz dois dígitos binários em suas saídas, um bit de soma e um bit de carry. 
O somador-completo aceita dois bits de entrada e um carry de entrada, e gera uma 
saída de soma e um carry de saída, ou seja, a diferença básica entre um somador-com-
pleto e um meio-somador é que o somador-completo aceita um bit de carry de entrada. 
A Figura 11 ilustra, esquematicamente, o funcionamento desses circuitos somadores:
Figura 11 – Símbolos lógicos para o meio-somador (a) e para o somador-completo (b)
Fonte: Adaptado de FLOYD, 2007
20
21
As operações realizadas por esses dois tipos de circuitos podem ser resumidas con-
forme as Tabelas verdades apresentadas na Figura 12:
Figura 12 – Tabelas verdades para o meio-somador (a) e para o somador-completo (b)
Fonte: Adaptado de FLOYD, 2007
Dois ou mais somadores-completos podem ser conectados para construir somadores 
binários paralelos, responsáveis por operar números com maiores quantidades de bits. 
Um único somador-completo é capaz de somar dois números de 1 bit e um carry de 
entrada. Para somar números binários com mais de 1 bit, temos de usar somadores-
-completos adicionais. 
Quando um número binário é somado a outro, cada coluna gera um bit de soma e 
um bit de carry (que pode ser 1 ou 0) para a próxima coluna à esquerda. Para somarmos 
dois números binários, é necessário um somador-completo para cada bit dos números. 
Assim, para números de dois bits, são necessários dois somadores; para números de 
4 bits, são usados quatro somadores, e assim por diante. 
A saída de carry de cada somador é conectada à entrada de carry do próximo soma-
dor de maior ordem.
Circuitos Subtratores
Vimos, anteriormente, como a subtração de dois números binários pode ser realizada 
adicionando-se o complemento de 2 do subtraendo ao minuendo. 
Esse método permite fazer operações de subtração em Sistemas Digitais com cir-
cuitos somadores. Um circuito meio-subtrator subtrai um dígito binário de outro para 
produzir um bit de diferença e um bit de borrow. A saída borrow especifica se um '1' foi 
emprestado para realizar a subtração. 
Um subtrator completo realiza a operação de subtração entre dois bits, um mi-
nuendo e um subtraendo, levando em consideração se um ‘1’ já foi emprestado pelo bit
minuendo inferior adjacente anterior ou não. 
21
UNIDADE Circuitos Combinacionais e Aritméticos
Como resultado, há três bits a tratados na entrada de um subtrator completo: os dois 
bits a serem subtraídos e um bit emprestado. Consequentemente, existem duas saídas: 
o bit resultante da diferença e a saída borrow. 
O bit de saída borrow indica se o bit minuendo precisa tomar emprestado um ‘1’ do 
próximo bit minuendo mais alto possível. 
As operações realizadas por esses tipos de circuitos são resumidas nas Tabelas verda-
des apresentadas na Figura 13:
Figura 13 – Tabelas verdades para o meio-subtrator (a) e para o subtrator-completo (b)
Fonte: Adaptado de MAINI, 2007
Unidade Lógica e Aritmética (ULA)
A Unidade Lógica E Aritmética (ULA) é o componente de processadores responsável 
pela execução das operações matemáticas dos dados, ou seja, é na ULA que as opera-
ções das instruções estudadas, realmente, são interpretadas e as respostas são geradas. 
As operações que a ULA compreende são:
• Soma;
• Subtração;
• Multiplicação;
• Divisão;
• Incremento;
• Decremento.
• Deslocamento à esquerda;
• Deslocamento à direita;
• Operação AND;
• Operação XOR;
• Operação OR;
• Complemento.
Normalmente, no contexto de aplicação de ULAs em processadores, essas opera-
ções utilizam, simultaneamente, um ou dois valores advindos de registradores do sistema 
microprocessado e, por isso, via de regra a ULA possui duas entradas e uma saída, via 
barramento interno, como ilustrado no destaque da Figura 14, que apresenta a organi-
zação do processador 8088:
22
23
Figura 14 – Estrutura do microprocessador 8088, com destaque para a ULA
Fonte: Adaptado de FLOYD, 2007
Os dados de entrada das operações são enviados à ULA pelos registradores e, após 
a realização das operações, a ULA encaminha o resultado para o barramento de dados, 
responsável por enviar as informações aos bancos de registradores do microprocessador.
É possível definir que a ULA funciona como um conjunto de Circuitos Lógicos utilizados 
conforme o tipo de operação a ser realizada, que recebem na entrada dois valores ou, às 
vezes, apenasum, determinados pelas funções lógicas e, na saída, entregam um resultado. 
As operações realizadas são organizadas pelo sistema de controle da unidade de exe-
cução (EU) e abrangem dois tipos de dados principais: os inteiros e os de ponto flutuante. 
Nas próximas Unidades, vamos explorar mais circuitos utilizados para implementa-
ção de sistemas digitais e associá-los aos circuitos e técnicas de simplificação estudados 
nessa unidade. Por isso, não deixe de exercitar e participar dos fóruns para sanar todas 
suas dúvidas.
Figura 15 – Representação do Mapa de Karnaugh em um plano e em 
um torus, em que os pontos negros representam os quadros adjacentes
Fonte: Wikimedia Commons
23
UNIDADE Circuitos Combinacionais e Aritméticos
Material Complementar
Indicações para saber mais sobre os assuntos abordados nesta Unidade:
 Livros
Arquitetura e organização de computadores: projeto para o desempenho.
STALLINGS, W. Arquitetura e organização de computadores: projeto para o 
desempenho. 8.ed. São Paulo: Pearson Prentice Hall, 2009.
Sistemas digitais: fundamentos e aplicações
FLOYD, T. Sistemas digitais: fundamentos e aplicações. 9.ed. Porto Alegre: 
Bookman, 2011. (e-book)
 Vídeos
Processador (CPU) – O que é? 4 Principais Características
https://youtu.be/zzx5p_VGf44
 Leitura
Calculadora Lógica (Tabela-Verdade)
https://bit.ly/3nedwie
24
25
Referências
CAPUANO, F. G. Elementos de eletrônica digital. 41.ed. São Paulo: Erica, 2012. (e-book)
FLOYD, T. Sistemas digitais: fundamentos e aplicações. 9.ed. Porto Alegre: Bookman, 
2011. (e-book)
MAINI, A. K. Digital Electronics: principles, devices and applications. West Sussex: 
John Wiley & Sons, 2007.
STALLINGS, W. Computer Organization and Architecture: Designing for 
Performance. 10.ed. Boston: Pearson, 2016.
TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Digital Systems: principles and applications. 
10.ed. New Jersey: Pearson. 2007.
25