4 ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

Prévia do material em texto

19/05/2021 Estácio: Alunos
https://simulado.estacio.br/alunos/?p0=160779330&user_cod=5062558&matr_integracao=202103153607 1/4
Teste de
Conhecimento
 avalie sua aprendizagem
Assinale a opção que não representa um dispositivo de entrada para um computador pessoal:
Os componentes que formam o cerne da infraestrutura da internet, responsáveis por cobrir as enormes distâncias
intercontinentais e transportar os datagramas pelo mundo, são chamados de:
Depois de buscarem os dados na memória, os processadores interpretam o que fazer, por exemplo, que a operação a ser
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES
Lupa Calc.
 
 
EEX0008_202103153607_ESM 
 
Aluno: ANDRESA DO NASCIMENTO OLIVEIRA Matr.: 202103153607
Disc.: ORG E ARQ DE COM 2021.2 EAD (GT) / EX
 
Prezado (a) Aluno(a),
 
Você fará agora seu TESTE DE CONHECIMENTO! Lembre-se que este exercício é opcional, mas não valerá ponto para sua
avaliação. O mesmo será composto de questões de múltipla escolha.
Após responde cada questão, você terá acesso ao gabarito comentado e/ou à explicação da mesma. Aproveite para se
familiarizar com este modelo de questões que será usado na sua AV e AVS.
 
 
1.
Leitor biométrico.
Mouse.
Placa de captura de vídeo.
Impressora 3D.
Leitor de código de barras.
 
 
 
Explicação:
Impressora 3D.
 
 
 
 
2.
Backbone
Servidores
Roteadores
Modems
World Wide Web
 
 
 
Explicação:
Backbone
 
 
 
 
3.
javascript:voltar();
javascript:voltar();
javascript:diminui();
javascript:aumenta();
javascript:calculadora_on();
19/05/2021 Estácio: Alunos
https://simulado.estacio.br/alunos/?p0=160779330&user_cod=5062558&matr_integracao=202103153607 2/4
executada é a de somar, e depois executam a operação propriamente dita.
Cada operação a ser executada é identificada e definida por um conjunto de bits denominado:
Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes de
implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito simples e limitado para
operações aritméticas de inteiros positivos com dois operandos, de um processador de 4 bits, cuja palavra de dados é de 4
bits.
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada instrução
(operadores e operandos) é igual à quantidade de palavras dessa instrução.
O conjunto de instruções está representado a seguir:
Código Instrução
0000 Número 0
0001 Número 1
0010 Número 2
0011 Número 3
0100 Número 4
0101 Número 5
0110 Número 6
0111 Número 7
1000 Número 8
1001 Número 9
1010 Somar
1011 Subtrair
1100 Multiplicar
1101 Divisão inteira
1110 Resto da divisão
1111 Notificação de erro
Caso seja desejável realizar o cálculo de 6 + 3, qual será o formato de instrução recebido?
Como é a representação em hexadecimal da instrução 1011 1001 1000?
Operador
Microcódigo
Instrução de Máquina.
Ciclo de Instrução
Dígito binário
 
 
 
 
4.
0110 1010 0011
1001 1101 0001
0100 1010 0010
1010 0110 0011
1010 0110 0110
 
 
 
Explicação:
1010 0110 0011
 
 
 
 
5.
19/05/2021 Estácio: Alunos
https://simulado.estacio.br/alunos/?p0=160779330&user_cod=5062558&matr_integracao=202103153607 3/4
Em relação aos operadores de portas lógicas OR (OU), considere o seguinte cenário: Quando abrimos a porta de um carro,
a lâmpada de iluminação da cabine do veículo acende. E ao fechar esta mesma porta, a lâmpada desliga. Isso acontece
pela ação do interruptor instalado no veículo. Sendo assim, a lâmpada estará acesa em duas situações distintas, se a porta
do veículo estiver aberta OU (OR) o interruptor da lâmpada for acionado, mesmo com a porta fechada. Vamos considerar as
variáveis que representam essa situação: - A variável A representará a abertura da porta.
- A variável B representará o interruptor.
- A variável X representará o estado da lâmpada, se está acesa ou apagada. Considerando as informações acima, qual das
expressões booleanas a seguir define a operação OR correta?
De acordo com a classificação de Flynn, assinale a alternativa correta:
A tecnologia que permite processamento paralelo em nível instruções, isto é, que possui vários
pipelines em um mesmo processador para processamento de mais de uma instrução simultaneamente
é a:
9 B 8
B A 9
C B A
9 8 7
B 9 8
 
 
 
 
6.
X = A + B
X = A x B
X = A - B
X = A OR B
X = A -B -X
 
 
 
Explicação:
O operador + representa o operador OU
Logo X = A + B é a resposta correta
Luz acende com porta aberta (A) OU interruptor acesso (B)
 
 
 
 
7.
Computadores de fluxo múltiplo de instruções, fluxo único de dados - MIMD
Computadores de fluxo único de instruções, fluxo único de dados - SIMD
Computadores de fluxo múltiplo de instruções, fluxo múltiplo de dados - MIMD
Computadores de fluxo único de instruções, fluxo múltiplo de dados - SISD
Computadores de fluxo único de instruções, fluxo único de dados - MISD
 
 
 
Explicação:
Computadores de fluxo múltiplo de instruções, fluxo múltiplo de dados - MIMD
 
 
 
 
8.
Clusters
Superescalar
NUMA
Superpipeline
SMP
 
 
 
 
19/05/2021 Estácio: Alunos
https://simulado.estacio.br/alunos/?p0=160779330&user_cod=5062558&matr_integracao=202103153607 4/4
Uma máquina RISC tem como uma de suas principais características:
Um projetista está interessado em criar um processador de arquitetura híbrida, buscando combinar as melhores
características das arquiteturas CISC e RISC. Quais das seguintes características podem ser por ele empregadas?
9.
Operação apenas em registradores.
Grande quantidade de instruções.
Decodificação micro programada.
Muito espaço em disco.
Pipelines complexos.
 
 
 
Explicação:
Existe um conjunto de características que permite uma definição de arquitetura básica RISC, são elas:: Utilização de apenas
uma instrução por ciclo do datapath (ULA, registradores e os barramentos que fazem sua conexão); O processo de
carregar/armazenar, ou seja, as referências à memória são feitas por instruções especiais de load/store; Inexistência de
microcódigo, fazendo com que a complexidade esteja no compilador; Instruções de formato fixo; Conjunto reduzido de
instruções, facilitando a organização da UC de modo que esta tenha uma interpretação simples e rápida; Utilização de pipeline
simples ( é uma técnica de dividir a execução de uma instrução em fases ou estágios, abrindo espaço para execução
simultânea de múltiplas instruções); Utilização de múltiplos conjuntos de registradores. Ao contrário dos complexos CISC, os
processadores RISC são capazes de executar apenas poucas instruções simples, e justamente por isso que os chips baseados
nesta arquitetura são mais simples e muito mais baratos.
 
 
 
 
10.
Poucas instruções e poucos registradores.
Endereçamento múltiplo e poucos registradores de uso geral.
Muitas instruções e muitos registradores.
Variadas instruções e pipeline eficiente para as instruções mais comuns.
Muitos registradores e pipeline eficiente para as instruções comuns.
 
 
 
Explicação:
Ambas arquiteturas são ricas em instruções e pipeline.
 
 
 
 
 
 
 
 Não Respondida Não Gravada Gravada
 
 
Exercício inciado em 19/05/2021 03:00:11.