Buscar

Lista de Exercicios _Latches e FlipFlops

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 3, do total de 5 páginas

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Prévia do material em texto

Lista de exercícios – Latches e Flip-Flop (parte 1) 
1 - Desenhar as formas de onda para as saídas do latch SR abaixo, a partir das formas de onda fornecidas 
para as entradas C (controle), R(reset) e S (set). 
 
2 - Desenhar as formas de onda para as saídas do latch D abaixo, a partir das formas de onda fornecidas para 
as entradas. 
 
3 -Traçar as formas de onda para as saídas do flip-flop que segue, a partir das formas de onda fornecidas. 
 
 
 
4 -Traçar as formas de onda para as saídas do flip-flop que segue, a partir das formas de onda fornecidas. 
 
 
 
 
 
5-Traçar a forma de onda de Q para o circuito a seguir. 
 
 
 
 
6- Traçar as formas de onda de saída, a partir das formas de ondas fornecidas. 
 
 
 
 
7 - Para o Flip-flop abaixo traçar as formas de ondas: 
 
 
8 - Encontrar as formas de onda para as saídas dos flip-flops 
 
 
 
 
Lista de exercícios – Latches e Flip-Flop (parte 2) 
 
1) (a) Mostre como o FF J-K pode operar no modo comutado. Aplique à entrada do circuito resultante uma 
onda quadrada de 10kHz e determine a forma de onda na saída. 
(b) Conecte a saída Q do circuito resultante da questão (a) à entrada CLK de um segundo FF J-K que 
também tem J=K=1. Determine a frequência do sinal de saída do segundo FF. 
 
2) Transformar um flip-flop D sensível à borda de subida em um flip-flop JK sensível à borda de descida . 
 
3) Transformar em um divisor de freqüência o flip-flop D. 
 
4) Um FF D muitas vezes é usado para retardar um sinal digital, de forma que a informação contida neste 
sinal só apareça na saída após decorrido um certo intervalo de tempo do instante em que tal sinal foi 
aplicado à entrada D. Determine a forma de onda na saída do FF e compare-a com a forma de onda de 
entrada. Observe que a saída está atrasada um período de clock em relação à entrada. Como podemos obter 
um retardo de dois períodos de clock? 
 
 
dado 
 
clock 
 
 
D Q
CLK Q
 
 
5) Compare a operação do latch D com a do FF D gatilhado na descida do clock, aplicando em cada um os 
sinais cujas formas de onda estão abaixo. Determine as formas de onda na saída Q. Assuma inicialmente 
Q=0. 
 
clock/enable 
 
D 
 
 
 
6) Determine a forma de onda da saída Q2 assumindo que inicialmente Q1=Q2=1. 
 
 
clock 
 
Q2 
 
1 1
1 1
J Q1
CLK
K Q1
J Q2
CLK
K Q2
 
 
7) Desenhe as formas de onda nas saídas de um flip-flop em função dos diagramas no tempo dos sinais X e 
clock da figura abaixo e considerando X como: 
a) A entrada de um flip-flop D disparado na subida do sinal clock; 
b) A entrada do latch D onde a linha clock coincide com a entrada enable; 
d) A entrada J de um flip-flop JK disparado na descida do sinal clock, com K = 1. 
 
 
8) Dado o circuito a seguir, desenhar suas saídas para vários pulsos de “relógio”, até que as mesmas se 
tornem repetitivas. Considere que inicialmente é aplicado um pulso negativo nas entradas 
CLR
.

Continue navegando