Logo Passei Direto
Buscar

Ferramentas de estudo

Material
páginas com resultados encontrados.
páginas com resultados encontrados.
left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Prévia do material em texto

EMB 5626 - Circuitos Digitais
Centro Tecnológico de Joinville – Universidade Federal de Santa Catarina
1a Avaliação Parcial - Folha de Questões - Data: 02/10/2020
Observações: 1) A interpretação das questões faz parte da prova. 2) Todas as
respostas deverão ser devidamente justificadas, caso contrário serão anuladas. 3) A
prova é individual.
Q1. O circuito contador BCD mostrado na figura 1 gera uma sáıda S de quatro bits repre-
sentando o código BCD. Sabendo que o contador BCD nunca fornecerá um número maior que
910 = 10012. Projete um circuito lógico que gere sáıda em ńıvel ALTO (S = 1) quando o con-
tador BCD entregar os códigos correspondentes aos valores 5, 7 e 1. Aproveite as condições de
irrelevância. O projeto consiste em (2 p):
a. montar a tabela-verdade;
b. usar o mapa K para obter a expressão lógica simplificada; e
c. desenhar o circuito lógico correspondente (portas lógicas).
Contador 
BCD
D (MSB)
C
B
A
Circuito
lógico
S
Saída
Figura 1: Figura questão 1.
Q2. Deseja-se transmitir o código gerado pelo contador BCD do problema anterior. Para tal
será usado o método de paridade ı́mpar para a detecção de erro na transmissão de dados. Projete
um circuito lógico gerador de paridade considerando que o maior valor no cógido é 9 e que para
valores acima deste o circuito receptor considerará falha na transmissão de forma predefinida. O
projeto consiste em (2 p):
a. montar a tabela-verdade;
b. usar o mapa K para obter a expressão lógica simplificada; e
c. desenhar o circuito lógico correspondente (portas lógicas).
Figura 2: Figura questão 2.
Q3. O detetor de magnitude recebe dois números binários de três bits x2x1x0 e y2y1y0 e
determina por meio das suas sáıdas se eles são iguais e, se não forem indica qual é o maior conforme
mostra a figura 2.
Projete o circuito lógico para esse detector (2 p). O obtenção do circuito deverá ser devidamente
justificada, caso contrário a resposta será anulada.
1
Figura 3: Figura questão 3.
Q4. Monte a tabela-verdade do circuito digital da figura 3 (1 p).
Q5. Simplifique as seguintes expressões Booleanas usando a álgebra Booleana (2 p):
a. ABC + ABC + ABC + AB C + ABC + ABC + ABC + A B C + A BC
b. (A + B + C)(A + B + C)(C + D)(C + D + E)
Q6. Codifique em binário o texto a seguir usando o código ASCII. Primeiro obtenha o equiva-
lente hexadecimal a partir de uma tabela padrão (Tabela 2.4, pag. 37) e logo transforme este valor
em binário (1 p):
EMB5626-07602 @CD
BOA PROVA!!
2

Mais conteúdos dessa disciplina