Contador crescente e decrescente com Flip-flops JK

Prévia do material em texto

UNIVERSIDADE ESTADUAL DE LONDRINA
CENTRO DE TECNOLOGIA E URBANISMO
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA
GIOAVANNA OLIVEIRA, JOSÉ TORRES, LARISSA ROCHA, LUIZ MENDES.
IMPLEMENTAÇÃO DE UM CONTADOR SÍNCRONO DE 0 A 30 CRESCENTE E
DECRESCENTE
LONDRINA
2020
GIOAVANNA OLIVEIRA, JOSÉ TORRES, LARISSA ROCHA, LUIZ MENDES.
IMPLEMENTAÇÃO DE UM CONTADOR SÍNCRONO DE 0 A 30 CRESCENTE E
DECRESCENTE
Trabalho apresentado à disciplina 1ELE708
(2ELE038) - Circuitos Digitais II, na graduação
em Engenharia Elétrica - UEL.
Professora: Prof Leonimer
LONDRINA
2020
SUMÁRIO
1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 METODOLOGIA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.1 Expressões apartir dos Mapa de Karnaugh: . . . . . . . . . . . . . . . . 11
2.1.1 Flip-Flop JK - E (mais significativo): . . . . . . . . . . . . . . . . . . . . 11
2.1.1.1 Expressão e Circuito para a entrada JE : . . . . . . . . . . . . . . . . . . . 11
2.1.1.2 Expressão e Circuito para a entrada KE : . . . . . . . . . . . . . . . . . . . 12
2.1.2 Flip-Flop JK - D: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1.2.1 Expressão e Circuito para a entrada JD : . . . . . . . . . . . . . . . . . . . 12
2.1.2.2 Expressão e Circuito para a entrada KD: . . . . . . . . . . . . . . . . . . . 13
2.1.3 Flip-Flop JK - C: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1.3.1 Expressão e Circuito para a entrada JC : . . . . . . . . . . . . . . . . . . . 13
2.1.3.2 Expressão e Circuito para a entrada KC : . . . . . . . . . . . . . . . . . . . 14
2.1.4 Flip-Flop JK - B: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.1.4.1 Expressão e Circuito para a entrada JB: . . . . . . . . . . . . . . . . . . . 14
2.1.4.2 Expressão e Circuito para a entrada KB : . . . . . . . . . . . . . . . . . . . 15
2.1.5 Flip-Flop JK - A (menos significativo): . . . . . . . . . . . . . . . . . . . 16
2.1.5.1 Expressão e Circuito para a entrada JA: . . . . . . . . . . . . . . . . . . . 16
2.1.5.2 Expressão para a entrada KA: . . . . . . . . . . . . . . . . . . . . . . . . . 16
3 RESULTADOS E DISCUSSÕES . . . . . . . . . . . . . . . . . . . . . . 18
4 CONCLUSÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
REFERÊNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3
1 INTRODUÇÃO
Contadores síncronos são circuitos formados por "flip-flops"em paralelo, os quais
possuem como função executar contagens binárias de forma aleatória, para isso utilizam um
circuito combinacional externo que realiza as ordenações e limitações desejadas pelo projetista,
assim utilizam como entradas as saídas Q e Q’ de cada "flip-flop"e suas saídas são conectadas às
entradas dos "flip-flops"utilizados. A seguir uma exemplificação:
Figura 1: Diagrama geral de um contador síncrono com flip-flops JK
Fonte: (VIANNA, 2019)
A forma de analisar e projetar um contador síncrono é muito distinta da de um
contador assíncrono; enquanto um contador assíncrono geralmente leva em consideração a
análise de uma forma de onda para verificar quando e como cada "flip-flop"reage aos "clocks",
além do estudo dos estado temporários e pulsos, um contador síncrono consiste em construir um
contador, a partir de uma tabela verdade, com isso projetar cada entrada dos "flip-flops".
Para isso, a partir da tabela verdade estruturada, analisamos os estados anterio-
res e próximo desejados, montamos mapas de karnaugh e tiramos nossas expressões lógico-
combinacionais. Tudo isso será explicado nas seções a seguir.
Apesar de grande parte das vezes um circuito do tipo assíncrono ser muito menor,
ele possui uma problemática em seu uso. Já que, em processos de alta velocidade, como a
memória de um computador, o delay gerado pelo cascateamento do "clock’s"é extremamente
indesejado, devido à criação de estados temporários e falta de atualização eficiente. Por outro
lado, um modelo síncrono não conta com esse problema, pois todas portas são atualizadas
simultaneamente. Além disso, a possibilidade de reuso do circuito contador síncrono possibilita
menores gastos de tempo e trabalho, uma vez que um mesmo circuito pode ser utilizado para
várias sequências, seguindo um certo padrão.
Outro ponto a ser observado, é que os contadores possuem um módulo. O módulo
nada mais é que o número de estados percorridos em um ciclo de contagem. Esse módulo é
4
descrito em potência de 2 (2n), devido à contagem binária. No entanto é possível construir
contadores de módulo inferior à 2n, para isso utiliza-se um circuito lógico na entrada de clear do
"flip-flop", afim de resetar minha contagem em um estado. Também é possível apartir da tabela
verdade projetar de forma que ocorra o salto de estados para outros.
A partir disso, trataremos no decorrer do projeto da construção de um contador
síncrono crescente ("up") e decrescente ("down") de 0 a 30.
5
2 METODOLOGIA
De ante da proposta apresentada anteriormente foi necessário fazer desenvolvimento
de todo projeto antes de implementa-lo ao Orcad. E nessa primeira parte de desenvolvimento foi
montado a tabela verdade do projeto e suas mudança de estados dos flip-flops Jk’s para saber as
entradas de que cada flip- flop precisaria.
E tabela verdade e suas mudanças de estados serão apresentados a seguir:
DECIMAIS Z Qe Qd Qc Qb Qa Q̄e Q̄d Q̄c Q̄b Q̄a
0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 1 0 0 0 1 0
2 0 0 0 0 1 0 0 0 0 1 1
3 0 0 0 0 1 1 0 0 1 0 0
4 0 0 0 1 0 0 0 0 1 0 1
5 0 0 0 1 0 1 0 0 1 1 0
6 0 0 0 1 1 0 0 0 1 1 1
7 0 0 0 1 1 1 0 1 0 0 0
8 0 0 1 0 0 0 0 1 0 0 1
9 0 0 1 0 0 1 0 1 0 1 0
10 0 0 1 0 1 0 0 1 0 1 1
11 0 0 1 0 1 1 0 1 1 0 0
12 0 0 1 1 0 0 0 1 1 0 1
13 0 0 1 1 0 1 0 1 1 1 0
14 0 0 1 1 1 0 0 1 1 1 1
15 0 0 1 1 1 1 1 0 0 0 0
16 0 1 0 0 0 0 1 0 0 0 1
17 0 1 0 0 0 1 1 0 0 1 0
18 0 1 0 0 1 0 1 0 0 1 1
19 0 1 0 0 1 1 1 0 1 0 0
20 0 1 0 1 0 0 1 0 1 0 1
21 0 1 0 1 0 1 1 0 1 1 0
22 0 1 0 1 1 0 1 0 1 1 1
23 0 1 0 1 1 1 1 1 0 0 0
24 0 1 1 0 0 0 1 1 0 0 1
25 0 1 1 0 0 1 1 1 0 1 0
26 0 1 1 0 1 0 1 1 0 1 1
27 0 1 1 0 1 1 1 1 1 0 0
28 0 1 1 1 0 0 1 1 1 0 1
29 0 1 1 1 0 1 1 1 1 1 0
30 0 1 1 1 1 0 0 0 0 0 0
31 0 1 1 1 1 1 0 0 0 0 0
Tabela 1: Tabela verdade e de mudança de estado do projeto parte crescente.
Fonte: Autor.
6
DECIMAIS Z Qe Qd Qc Qb Qa Q̄e Q̄d Q̄c Q̄b Q̄a
0 1 0 0 0 0 0 1 1 1 1 0
1 1 0 0 0 0 1 0 0 0 0 0
2 1 0 0 0 1 0 0 0 0 0 1
3 1 0 0 0 1 1 0 0 0 1 0
4 1 0 0 1 0 0 0 0 0 1 1
5 1 0 0 1 0 1 0 0 1 0 0
6 1 0 0 1 1 0 0 0 1 0 1
7 1 0 0 1 1 1 0 0 1 1 0
8 1 0 1 0 0 0 0 0 1 1 1
9 1 0 1 0 0 1 0 1 0 0 0
10 1 0 1 0 1 0 0 1 0 0 1
11 1 0 1 0 1 1 0 1 0 1 0
12 1 0 1 1 0 0 0 1 0 1 1
13 1 0 1 1 0 1 0 1 1 0 0
14 1 0 1 1 1 0 0 1 1 0 1
15 1 0 1 1 1 1 0 1 1 1 0
16 1 1 0 0 0 0 0 1 1 1 1
17 1 1 0 0 0 1 1 0 0 0 0
18 1 1 0 0 1 0 1 0 0 0 1
19 1 1 0 0 1 1 1 0 0 1 0
20 1 1 0 1 0 0 1 0 0 1 1
21 1 1 0 1 0 1 1 0 1 0 0
22 1 1 0 1 1 0 1 0 1 0 1
23 1 1 0 1 1 1 1 0 1 1 0
24 1 1 1 0 0 0 1 0 1 1 1
25 1 1 1 0 0 1 1 1 0 0 0
26 1 1 1 0 1 0 1 1 0 0 1
27 1 1 1 0 1 1 1 1 0 1 0
28 1 1 1 1 0 0 1 1 0 1 1
29 1 1 1 1 0 1 1 1 1 0 0
30 1 1 1 1 1 0 1 1 1 0 1
31 1 1 1 1 1 1 1 1 1 1 0
Tabela 2: segunda parte da tabela verdade e de mudança de estados do projeto parte decrescente.
Fonte: Autor.
Na segunda parte do desenvolvimento foi montado as tabelas dos JK usando a tabela
de transições e os resultados obtidos serão representados a seguir:
Figura 2: Tabela de transição de estados do flip-flop JK
7
Tabela JK de Qe
Je Ke
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
1 x
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 1
x 1
1 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
Tabela JK de Qd
Jd Kd
0 x
0 x
0 x
0 x
0 x
0 x
0 x
1 x
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 1
0 x
0 x
0 x
0 x
0 x
0 x
0 x
1 x
x 0
x 0
x 0
x 0
x 0
x 0
x 1
x 1
1 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
x 1
x 0
x 0
x 0
x 0
x 0
x 0
x 0
Tabela JK de Qc
Jc Kc
0 x
0 x
x x
1 x
x 0
x 0
x 0
x 1
0 x
0 x
0 x
1 x
x 0
x 0
x 0x 1
0 x
0 x
0 x
1 x
x 0
x 0
x 0
x 1
0 x
0 x
0 x
1 x
x 0
x 0
x 1
x 1
1 x
0 x
0 x
0 x
x 1
x 0
x 0
x 0
1 x
0 x
0 x
0 x
x 1
x 0
x 0
x 0
8
Continuação das tabelas:
Tabela JK de Qe
Je Ke
x 1
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
x 0
Tabela JK de Qd
Jd Kd
1 x
0 x
0 x
0 x
0 x
0 x
0 x
0 x
x 1
x 0
x 0
x 0
x 0
x 0
x 0
x 0
Tabela JK de Qc
Jc Kc
1 x
0 x
0 x
0 x
x 1
x 0
x 0
x 0
1 x
0 x
0 x
0 x
x 1
x 0
x 0
x 0
Tabela JK de Qb
Jb Kb
0 x
1 x
x 0
x 1
0 x
1 x
x 0
x 1
0 x
1 x
x 0
x 1
0 x
1 x
x 0
x 1
0 x
1 x
Tabela JK de Qa
Ja Ka
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
Continuação das tabelas:
9
Tabela JK de Qb
Jb Kb
x 0
x 1
0 x
1 x
x 0
x 1
0 x
1 x
x 0
x 1
0 x
1 x
x 1
x 1
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
1 x
0 x
x 1
x 0
Tabela JK de Qa
Ja Ka
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
0 x
x 1
0 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
1 x
x 1
10
Ainda, foi implementado um bit de controle denominado Z no projeto e F nos mapa
de Karnaugh e tal foi feito com um FF do tipo T, o qual pode ser descrito como um FF JK com
as entradas J e K curto-circuitadas. A tabela verdade é a seguinte:
Figura 3: Tabela Verdade do Flip-Flop tipo T
Fonte: www.monografias.com
11
Na terceira parte, fizeram-se os Mapa de Karnaugh de cada um das entradas J e K
para os Flip-Flops, do menos significativo ao mais signiticativo, e chegaram-se às seguintes
expressões:
2.1 Expressões apartir dos Mapa de Karnaugh:
2.1.1 Flip-Flop JK - E (mais significativo):
2.1.1.1 Expressão e Circuito para a entrada JE :
– Expressão: y = A’CDEF + AC’D’E’F’.
Figura 4: Circuito resultante para o Flip-Flop JK - entrada do JE.
12
2.1.1.2 Expressão e Circuito para a entrada KE :
– Expressão: y = A’CDE + AC’D’E’F’.
Figura 5: Circuito resultante para o Flip-Flop JK - entrada do KE.
2.1.2 Flip-Flop JK - D:
2.1.2.1 Expressão e Circuito para a entrada JD :
– Expressão: y = A’DEF + AD’E’F’.
Figura 6: Circuito resultante para o Flip-Flop JK - entrada do JD.
13
2.1.2.2 Expressão e Circuito para a entrada KD:
– Expressão: y = A’DEF + A’BDE + AD’E’F’.
Figura 7: Circuito resultante para o Flip-Flop JK - entrada do KD.
2.1.3 Flip-Flop JK - C:
2.1.3.1 Expressão e Circuito para a entrada JC :
– Expressão: y = A’EF + AE’F’.
Figura 8: Circuito resultante para o Flip-Flop JK - entrada do JC.
14
2.1.3.2 Expressão e Circuito para a entrada KC :
– Expressão: y = A’EF + AE’F’+ A’BCE.
Figura 9: Circuito resultante para o Flip-Flop JK - entrada do KC.
2.1.4 Flip-Flop JK - B:
2.1.4.1 Expressão e Circuito para a entrada JB:
– Expressão: y = A’F + AF’.
Figura 10: Circuito resultante para o Flip-Flop JK - entrada do JB.
15
2.1.4.2 Expressão e Circuito para a entrada KB :
– Expressão: y = A’F + AF’+ A’BCE.
Figura 11: Circuito resultante para o Flip-Flop JK - entrada do KB.
16
2.1.5 Flip-Flop JK - A (menos significativo):
2.1.5.1 Expressão e Circuito para a entrada JA:
– Expressão: y = A’B’ + DE’ + CD’ + BC’ + AE.
Figura 12: Circuito resultante para o Flip-Flop JK - entrada do JA.
2.1.5.2 Expressão para a entrada KA:
– Expressão: y = 1.
Por fim, temos o seguinte circuito:
17
Figura 13: Circuito resultante para o Flip-Flop JK - entrada do JA.
18
3 RESULTADOS E DISCUSSÕES
Para a implementação do projeto seguimos uma serie de passos para montar o circuito
principal.
Primeiro determinamos o número desejado de bits e assim o número de flip flops a
serem utilizados.
Logo após foi determinada a sequência de contagem desejada e o diagrama de
estados. (Neste caso a sequência será simples seguindo a contagem normal de 0 a 30 e de 30 a 0).
Para fazer a contagem de modo crescente e logo após decrescente, utilizados o bit de controle
Z. Este em 0, faz o contador contar de 0 a 30, e sendo 1, contará de 30 a 0. Assim montamos a
tabela verdade com todos os estados atuais e os próximos. Acrescentamos colunas a essa tabela
para cada entrada J e K. Para cada entrada atual, indicando os níveis exigidos em cada entrada
J e K a fim de produzir a transição para o próximo estado. Depois foram feitos os mapas de
karnaugh, e projetamos os circuitos lógicos necessários para gerar os níveis requeridos em cada
entrada J e K.
Finalmente montamos a logica do contador usando 5 flip flops JK e portas logicas.
A maior dificuldade seria implementar uma logica que fizesse o contador contar
crescente e logo após decrescente. Para isso foi feito um circuito secundario formando por uma
porta AND e uma inversora em conjunto com um flip flop T.
Figura 14: Circuito de seleção de contagem crescente ou decrescente.
19
Esse circuito foi desenvolvido para após o contador chegasse em 30 (na contagem
crescente), fosse acionado o bit de controle (Z) sendo igual a 1, para que assim o circuito
comesasse a contagem decrescente.
Foi escolhido o flip flop T para selecionar a contagem crescente ou decrescente,
considerando que este flip flop altera a saída quando a entrada está em estado logico alto, portanto
utilizamos uma porta logica AND e uma inversora com o objetivo de levar a entrada do flip flop
T para nível logico 1, quando a saída do contador chegar a 30.
Para o correto funcionamento do flip flop T neste projeto, consideramos 2 condições
para a definição de seu clock:
Primeiro: O período de seu clock deve ser menor que o dos flip flops JK para garantir
o acionamento do contador decrescente durante o clock que define a contagem do número 30.
Segundo: O período do clock do flip flop T deve ser maior que a metade do flip flop
JK para evitar que as transições de estado ocorram ao mesmo tempo. Evitando que o flip flop T
acione novamente a contagem crescente.
Figura 15: Mostra o funcionamento dos clocks dos flip flops JK e T na transição do contador
crescente para decrescente. A sendo clock do flip flop Jk; U43 clock do flip flop T.
Como não haverá mais a contagem do número 30 (11110), a entrada do flip flop
T, permanecera em 0, consequentemente, a saída mantem-se em 1 até o final da contagem
decrescente.
20
4 CONCLUSÃO
Com esse projeto pudemos aprender sobre a simulação no programa Orcad PSpice
que é uma ótima ferramenta de simulação de circuitos, assim conseguimos colocar em pratica o
circuito contador e constatamos que há várias maneiras de implementar as mesmas funções com
diferentes tipos de circuito.
21
REFERÊNCIAS
VIANNA, C. N. Contadores síncronos: Circuitos digitais. Informação em Pauta, UNESP
JÚLIO MESQUITA FILHO- ILHA SOLTEIRA, v. 1, n. 1, p. 1–30, 2019.
	Folha de rosto
	Sumário
	Introdução
	Metodologia
	Expressões apartir dos Mapa de Karnaugh:
	Flip-Flop JK - E (mais significativo):
	Expressão e Circuito para a entrada JE:
	Expressão e Circuito para a entrada KE:
	Flip-Flop JK - D:
	Expressão e Circuito para a entrada JD:
	Expressão e Circuito para a entrada KD:
	Flip-Flop JK - C:
	Expressão e Circuito para a entrada JC:
	Expressão e Circuito para a entrada KC:
	Flip-Flop JK - B:
	Expressão e Circuito para a entrada JB:
	Expressão e Circuito para a entrada KB:
	Flip-Flop JK - A (menos significativo):
	Expressão e Circuito para a entrada JA:
	Expressão para a entrada KA:
	Resultados e discussões
	Conclusão
	REFERÊNCIAS