É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação. Para gerar sinais aleatór...

Não, não é possível gerar estímulos aleatórios em VHDL usando o comando UNTIL ou WAIT. Esses comandos são usados para controlar o fluxo de execução do código VHDL. Para gerar estímulos aleatórios, é necessário usar uma biblioteca de funções aleatórias ou gerar sinais aleatórios em uma ferramenta de simulação.