Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor ...
Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo:
A alternativa correta é A) ARRAY. Em VHDL, um vetor é declarado como um array, que é uma coleção de elementos do mesmo tipo. Os elementos do vetor são acessados por meio de um índice.
0
0
✏️ Responder
Para escrever sua resposta aqui, entre ou crie uma conta
Compartilhar