Suponha que você foi contratado para projetar um sistema digital que precisa que seus circuitos sequenciais mantenham suas saídas estáveis ao longo do pulso de clock. Outro requisito do cliente é que ele opere em frequência máxima. Com base nessas informações, assinaleassine a alternativa que corresponde a tomadas de decisão mais adequadas a esse projeto.

As saídas do circuito sempre estarão estáveis ao longo do pulso de clock, de forma que não é necessário cuidado especial no projeto quanto a isso, e para operar em frequência máxima devemos projetar o circuito tempo a menor quantidade possível de elementos de memória, pois são eles que exigem sincronismo por pulso de clock.

Para manter as saídas estáveis projetamos uma máquina de estados de Mealy e para operar em frequência máxima precisamos conhecer o atraso da lógica combinacional.

Para operar na frequência máxima devemos conhecer o atraso da lógica combinacional do circuito, obtido a partir da tabela-verdade da parte combinacional, e para manter as saídas estáveis fazemos a minimização por mapa de Karnaugh.

Ambas as solicitações podem ser atendidas realizando o projeto agrupando a lógica de próximo estado e a lógica de saída numa única lógica combinacional, de modo que os atrasos desses dois elementos estejam agrupados e que as saídas possam envolver quaisquer sinais de entrada dessa tabela-verdade.

Para manter as saídas estáveis projetamos o circuito a partir de duas tabelas-verdade, e utilizamos apenas a tabela-verdade da lógica de saída (que tem apenas o estado atual como entrada) para o projeto das saídas. Para operar com frequência máxima devemos conhecer o tempo de setup e o atraso das entradas até o clock, o que pode ser conseguido a partir da tabela-verdade da lógica de próximo estado.