Em geral, pode-se representar um flip-flop como um arranjo lógico com duas saídas (Q e Q'), entrada para as variáveis (JK ou RS) e uma entrada de c...

Vamos analisar as alternativas: a) No flip-flop RS, a condição de R = S = 1 é permitida, uma vez que é possível se fazer o set e o reset da saída Q ao mesmo tempo. - ERRADO. A condição de R = S = 1 não é permitida, pois resultaria em um estado indefinido. b) Quando as entradas de um flip-flop JK estiverem em nível alto, a saída assumirá nível lógico contrário ao da saída anterior. - CORRETO. Quando as entradas J e K estão em nível alto, ocorre a inversão do estado da saída. c) O flip-flop D é obtido por meio de um flip-flop JK mestre-escravo com as entradas J e K curtocircuitadas (uma ligada à outra). - ERRADO. O flip-flop D é obtido a partir de um flip-flop JK com a entrada J conectada à entrada de clock e a entrada K conectada ao complemento da entrada de clock. d) Nas saídas dos flip-flops, existe apenas um estado de saída possível, que é o nível alto para a saída Q e baixo para a ~Q. - ERRADO. Os flip-flops podem ter diferentes estados de saída, dependendo das entradas e do clock. e) O flip-flop T é obtido por meio de um flip-flop JK mestre-escravo com a entrada K invertida (por inversor) em relação à entrada J. - CORRETO. O flip-flop T é obtido a partir de um flip-flop JK com a entrada J conectada à entrada de clock e a entrada K conectada ao complemento da entrada J. Portanto, as alternativas corretas são b) e e).