Relatório Eletrônica DIgital Flip-Flop contador display

Prévia do material em texto

Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
PROFESSOR: Marcos Antônio Salvador 
COMPONENTE CURRICULAR: Eletrônica Digital – ELD 
 
Aluno(s): _______________________________________________________ Data: ___/___/___ 
 
ROTEIRO DE PRÁTICA (LABORATÓRIO): CONTADOR COM FLIP FLOPS E DISPLAY 
 
Contextualização 
 
Os Flip Flops são dispositivos digitais que permitem a implementação de lógicas sequencias. 
O objetivo desta atividade prática consiste no emprego de flip flops para a construção de um 
contador de 4 bits, sendo o resultado da contagem apresentado em um display de 7 segmentos. 
Monte o circuito do contador crescente de 4 bits ilustrado abaixo. Observe no verso deste 
roteiro, a pinagem dos componentes e não esqueça de ligar a alimentação dos 3 CIs do circuito. 
 
Figura 1: Circuito contador crescente de 4 bits 
 
1- Monte o circuito e comprove seu funcionamento. 
 Aumente a frequência do sinal de CLOCK e observe o que ocorre com o 
contador. 
 
 
 
2- Substitua o sinal de CLOCK proveniente do gerador de funções por um sistema de 
incremento realizado via botão, com resistor de pull-up de 10 KΩ. O que se pode 
observar referente a forma de incremento (botão)? 
 Tente visualizar o motivo do que está acontecendo medindo o sinal que o botão 
envia ao circuito contador, e se possível registre o fenômeno observado. 
 Como corrigir esta situação? Discuta com o professor e com os colegas.
 Gerador de 
Sinais 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
DESCRIÇÃO DOS PINOS DOS COMPONENTES 
 
 
 
Figura 2: CI 74LS73 - Dual Flip Flop JK com clear 
 
________________________________________________________________________________ 
 
 
 
 
 
Figura 3: CI 74LS47 Figura 4: Display 7 SEGMENTOS 
 Decodificador BCD para 7 SEGMENTOS anodo comum 
 
 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
ROTEIRO DE PRÁTICA (SIMULAÇÃO): TEMPORIZADOR DE 0 A 59 SEGUNDOS 
 
Contextualização 
 
Os Flip Flops são dispositivos digitais que permitem a implementação de lógicas sequencias. 
O objetivo desta atividade prática de simulação consiste no emprego de flip flops para a construção 
de contadores / temporizadores, de modo a introduzir o princípio de funcionamento básico de um 
relógio digital. 
 
I- Construa em ambiente de simulação um temporizador de 0 a 59 segundos, conforme Diagrama 
simplificado apresentado na Figura 5. A contagem de tempo deve ser exibida por meio de dois 
displays de 7 segmentos. 
 
Contador módulo 10
( 0 a 9)
Contador módulo 6
( 0 a 5)
CLK
Q u0 Q u1 Q u2 Q u3 Q d0 Q d1 Q d2
 
Figura 5: Diagrama simplificado de um contador de 0 a 59 
 
Dica: Os componentes necessários para a implementação do contador estão ilustrados nas figuras 
a seguir, restando apenas efetuar as ligações (conexões) elétricas. 
 
 
 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 TEMPORIZADOR DE 0 A 59 SEGUNDOS E CONTADOR COM FLIP 
FLOPS E DISPLAY 
Bruno Marcon 
ELD006103 – Eletrônica Digital – Engenharia Elétrica 
Instituto Federal de Santa Catarina, Câmpus Jaraguá do Sul - Rau 
e-mail: brunomarcon05@gmail.com 
Resumo - Os Flip Flops são dispositivos digitais que 
permitem a implementação de lógicas sequencias. O objetivo 
deste relatório é a apresentação das atividades prátricas e 
simuladas no emprego de flip-flops para a construção de um 
contador de 4 bits, sendo o resultado da contagem 
apresentado em um display de 7 segmentos e no emprego de 
para a construção de contadores/temporizadores, de modo a 
introduzir o princípio de funcionamento básico de um 
relógio digital. 
INTRODUÇÃO 
Segundo Idoeta [2] (2012, p.252), “O campo da Eletrônica 
Digital é basicamente dividido em duas áreas, sendo lógica 
combinacional e lógica sequencial”. 
É definido que os combinacionais são aqueles cujas saídas 
são dependentes única e exclusivamente das variáveis de entrada 
assim tendo um esquemático na Figura 1, já em contrapartida, 
os sequenciais, os quais são focados nesse relatório, têm suas 
saídas dependentes das variáveis de entrada e/ou de seus estados 
anteriores que permanecem armazenados, sendo geralmente 
sistemas pulsados, denominados de clock (CLK), o mesmo se 
encontra representado na Figura 2. 
 
Figura 1: Fluxo de um circuito combinacional 
 
Figura 2: Fluxo de um circuito sequencial 
 
No livro de Garcia [3], é introduzido a ideia de flip-flops 
como circuitos aplicados na eletrônica digital para armazenar 
resultados temporários, dividir frequências e deslocar palavras 
binárias. 
Em tese, pode-se definir como um bloco primário utilizado 
na construção de unidades de armazenamento, sendo o 
componente principal da memória mais rápida. Pode-se 
acompanhar na Figura 3. 
 
 
Figura 3: Bloco exemplo de um Flip-Flop 
 
De acordo com Lourenço [1] (1996, p.199) esse circuito 
sequencial também é conhecido como biestável uma vez que 
“possui dois estados lógicos estáveis 0 e 1, circuito este muito 
importante por ser o elemento básico dos circuitos registradores 
e contadores”. 
Sua função básica é armazenar níveis lógicos de forma 
temporária, é, portanto, um elemento de memória e mesmo 
tendo diferentes configurações, todos eles apresentam duas 
saídas complementares chamadas 𝑄 e �̅�, assim visto 
anteriormente na Figura 1. O traçado presente em associação a 
uma das saídas Q, refere-se ao contrário da outra saída, onde 
esse traço não está presente, o qual, denomina-se de “barrado”. 
Sendo assim, uma vez que a saída Q obtiver um estado 
“HIGH”, ou seja 1, seu contrário estará em “LOW”, ou seja 0. 
Assim, o flip-flop segundo Lourenço [1] é um circuito 
sequencial, que pode ser classificado como assíncrono e 
síncrono. No primeiro caso, o flip-flop apresenta duas entradas 
que recebem o nome de reset (R) e set (S). Quando R = 0 e S = 
1, a saída Q é forçada para 1 e a saída Q barrada é forçada para 
0. A esta condição damos o nome de SET, que nada mais é do 
que forçar a saída principal a ser ligada. Já quando R = 1 e S = 
0, a saída Q é forçada para 0 e a saída Q barrada é forçada para 
1. Esta condição denomina-se RESET, que nada mais é do que 
forçar a saída principal a ser desligada. 
É considerado como assíncrono quando o tempo que é 
necessário para que haja a atualização das saídas 𝑄 e �̅�, 
dependerá do atraso (t) das portas lógicas que fazem parte 
desse circuito. Já o modelo síncrono apresenta além das 
entradas reset (R) e set (S), uma terceira entrada que recebe o 
nome de clock (CLK), que é responsável por determinar o 
instante de atualização das saídas, assim complementado na 
Figura 4. 
O clock, em definição, é um sinal, normalmente uma onda 
quadrada periódica sendo utilizada para temporizar circuitos 
lógicos. Normalmente, os circuitos lógicos respondem ao nível 
(0 ou 1), à subida (transição do nível 0 para o nível 1) do 
clock, ou à descida (transição do nível 1 para o nível 0), ou a 
ambos. 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
Figura 4: Bloco de um Flip-Flop com entradas de Set e 
Reset 
Dentre os tipos de flip-flops (FF) têm aquelescuja entrada 
de clock (CLK) que pode ser ativada por uma borda de subida 
e aqueles que operam com a ativação por uma borda de 
descida. Assim exemplificado e também identificado pelo 
símbolo na Figura 5. 
 
Figura 5: Modelos de Flip-Flops com CLK em borda de 
subida ou descida 
Há a necessidade de um ênfase no modelo de flip-flop JK, 
sendo que, foi o circuito usado para a prática. Para Idoeta, esse 
tipo de FF nada mais é que um flip-flop RS realimentado da 
maneira mostrada na Figura 6. 
 
Figura 6: Circuito de um Flip-Flop modelo JK 
É possível se analisar o resultado da tabela verdade desse 
modelo na Tabela 1. 
 
J K QF 
0 0 𝑄𝑎 
0 1 0 
1 0 1 
1 1 𝑄𝑎̅̅ ̅̅ 
Tabela 1: Tabela Verdade do modelo de Flip-Flop JK 
I. DESCRIÇÃO DA ATIVIDADE E PROCEDIMENTO 
EXPERIMENTAL 
Dividindo-se em duas partes, a prática laboratorial será 
abordada em primeiro plano, e por conseguinte, a simulação será 
apresentada, nesta etapa, o desenvolvimento se dará em cima de 
4 partes, a primeira de instrumentação, onde serão contemplados 
os materiais utilizados, em seguida detalhes dos mesmos, em 
terceiro lugar o circuito a ser montado e por último, o 
procedimento realizado. 
 
I.I.I Materiais Utilizados 
 
Para a realização da prática foi necessário a utilização de 
componentes eletrônicos assim como aparelhos de medição. 
Para saber a quantidade e os materiais é necessário olhar a 
Tabela 2. Lembrando que, para replicar os testes, não é 
necessário o mesmo modelo dos aparelhos e protoboard, 
entretanto, nos demais é indispensável que sejam, por dúvida, 
consultar projeto apresentado nos próximos itens. Ainda para 
esclarecer, pode-se conferir na Figura 7 e Figura 8. 
 
Item Quantidade Modelo 
Gerador de 
Funções 
1 MFG-4201A 
Fonte de 
Bancada 
1 
FA-3030 simétrica 
digital de 2 canais 
Osciloscópio 1 TDS1001B 
Protoboard 1 
2420 Furos Icel 
MSB-400 
Multímetro 1 Minipa ET-1002 
Jumper 
Varia para cada 
circuito 
Indiferente 
Botão 1 Push Button PTH 
Botão 1 
Push Button S/ 
Trava 
Display LED 1 
Display 7 
segmentos ânodo 
comum 
Resistor 7 150 Ω 
Resistor 1 10 kΩ 
Dual Flip Flop JK 
com clear 
2 CI 74LS73 
Decodificador 
BCD para 7 
Segmentos 
1 CI 74LS47 
Tabela 2: Itens da prática 
 
Figura 7: Componentes usados 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
Figura 8: Aparelhos usados 
 
I.I.II Detalhes nas Informações 
 
Aqui serão apresentadas informações tais quais a pinagem do 
LED, decodificador e dual FF JK, assim respectivamente com a 
Figura 9, Figura 10 e Figura 11. 
 
Figura 9: Display LED 7 segmentos anodo comum 
 
Figura 10: Decodificador BCD para 7 segmentos 
 
Figura 11: Dual Flip Flop JK com clear 
 
I.I.III Montagem do Circuito 
 
Como já visto anteriormente, o objetivo desta atividade 
prática consiste no emprego de flip flops para a construção de 
um contador de 4 bits, sendo o resultado da contagem 
apresentado em um display de 7 segmentos. O circuito é 
apresentado na Figura 12, onde, levando em consideração a 
pinagem do LED e dos demais Cis, vista no item anterior, é 
utilizado o gerador de funções na primeira parte e na segunda, 
substituído pelos botões. 
 
 
Figura 12: Circuito para montagem 
 
I.I.IV Procedimento 
 
Em primeiro momento, com o circuito montado, e 
parecendo-se com o da Figura 13, deve-se acoplar o gerador de 
funções no CLK, como visto, cuidando para que esteja nas 
especificações de frequência e de tensão sendo 1 Hz e +5 V 
respectivamente, assim como descrito no projeto e podendo ser 
visto na Figura 14. Para finalizar, deve-se regular a fonte de 
tensão, ou no caso da fonte usada, uma saída fixa de +5 V, 
devendo ser similar ao montado na Figura 15. 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
Figura 13: Circuito montado na protoboard 
 
Figura 14: Configuração do gerador de função 
 
Figura 15: Circuito final 
Para o primeiro procedimento, após a montagem, deve-se 
aumentar a frequência do sinal de CLOCK e observando o que 
ocorre com o contador. 
Em segundo plano, substituir o sinal de CLOCK proveniente 
do gerador de funções por um sistema de incremento realizado 
via botão, com resistor de pull-up de 10 KΩ. 
Com o auxílio de um osciloscópio, é importante medir a 
saída nessa segunda etapa para comparação posterior e obtenção 
de detalhes, não esquecendo de ajustar o aparelho para o uso, 
como visto na Figura 16. O circuito com o osciloscópio para a 
segunda parte pode ser visualizado na Figura 17. É importante 
também que sejam utilizados os dois botões para maior quantia 
de dados. 
 
Figura 16: Osciloscópio calibrado 
 
Figura 17: Circuito final para medição 
 
I.II Procedimento da Simulação 
 
Como a parte simulada não possui materiais físicos nem 
procedimentos tão delicados quanto a de laboratório, será 
discutida e comentada neste tópico como sendo um só. 
Nesta Prática, o intuito é Construir em ambiente de 
simulação um temporizador de 0 a 59 segundos. A contagem de 
tempo deve ser exibida por meio de dois displays de 7 
segmentos. 
Primeiramente, para a realização dessa parte, o software 
“Proteus 8 Professional” foi utilizado, para a montagem do 
mesmo, basta utilizar os componentes presentes na Figura 18, 
podendo ser adicionados ao clicar na letra “P” presente na 
imagem. 
As conexões a serem feitas estão especificadas na Figura 19, 
Figura 20 e Figura 21, também podendo ser visto na Figura 22 
o circuito montado no software. 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
Figura 18: Componentes para a montagem 
 
Figura 19: Controle dos displays 
 
Figura 20: Circuito para contagem de unidades 
 
Figura 21: Circuito para contagem de dezenas 
 
Figura 22: Circuito Simulado Montado 
II. RESULTADOS E DISCUSSÕES 
A partir dos experimentos, foram anotadas considerações, 
será novamente dividido entre laboratório e simulação para tal 
discussão. 
 
II.I.I Análise com gerador de função 
 
Algo perceptível nessa questão foi que, ao se aumentar a 
frequência do gerador, a velocidade com que o LED indicava a 
sequência de 0 a 15 era proporcional, isso ainda que, não 
haviam variações nesse meio, sempre mostrando resultados 
claros. Em uma certa frequência, a velocidade era em uma 
proporção que todos segmentos eram acionados, travando no 
número “8”. 
 
II.I.II Análise com os botões 
 
Primeiramente, foi testado o botão PTH, nele, foi constatado 
que haviam interferências ao realizar o clique para a mudança 
de estado. Ao usar as informações da Figura 9 para comparar, 
foi percebido que muito comumente, um clique ocasionava a 
mudança de estado de até 4 posições adiante, como por 
exemplo, quando energizava-se o circuito, o estado inicial 
apontado pelo display era em “0”, após 1 clique, ao invés de ser 
substituído por “2”, acabava avançando mais do que deveria. 
Foi então acoplado o osciloscópio para a detecção da saída. 
Após uma análise, foi visto que há ruídos que interferem nesse 
sistema por culpa do botão, nesse teste em específico, o ruído 
pode ser visto na Figura 23. 
 
 
Figura 23: Ruído no botão PTH 
Em sequência, o botão PTH foi substituído pelo outro 
especificado na Tabela 2. Nesse caso, o ruído foi ainda maior, 
podendo ser observado na Figura 24 e Figura 25. Nota-se nesse 
caso que, diferentemente do botão anterior, nesse caso, além do 
ruído de saída do botão, também houve um ruído de entrada. 
 
 
Figura 24: Ruídode Up do botão sem trava 
 
Instituto Federal de Santa Catarina – Câmpus Jaraguá do Sul - Rau 
Rua: dos Imigrantes, 445 | Rau | Jaraguá do Sul /SC | CEP: 89.254-430 
Fone: (47) 3276-9600 | www.ifsc.edu.br | CNPJ 11.402.887/0019-90 
 
Figura 25: Ruído de Down do botão sem trava 
O que pôde ser analisado é que, quando um botão é 
pressionado, por um curto período de tempo ocorre uma 
instabilidade na transição do nível lógico do sinal, causando 
saltos, conhecido como “Bounce”. Por definição, quando é 
apertado um botão, o qual possui um contato mecânico, é gerada 
uma série de ruídos aleatórios chamados de “spikes”, ou seja, a 
tensão instantânea sobre o botão pode ser qualquer valor, entre 
os valores que seriam obtidos com o botão em repouso e com o 
botão ligado após um tempo longo. O que foi visto nas figuras 
anteriores exemplifica isso. 
O efeito Bounce pode ser tratado por hardware ou por 
software, que no primeiro caso, utiliza-se um capacitor em 
paralelo com a chave, de modo a filtrar o ruído gerado pelo 
acionamento da chave, sendo que, o capacitor é um componente 
eletrônico capaz de armazenar carga elétrica, reduzindo o ruído 
no circuito. Já na questão de software, se utiliza um atraso na 
execução do programa com o tempo necessário para a 
estabilização do sinal. 
 
II.II Análise da simulação 
 
Para o circuito da simulação, o único ponto foi que era 
preciso resetar ao chegar em 9 no display das unidades e em 6 
no das dezenas, nessa questão, foi apenas utilizar uma lógica 
NAND juntando as saídas Q1 e Q4 impondo um limite de 9 e 
Q7 com Q6 limitando a 5, fazendo assim com que quando as 
unidades chegassem em 9, o próximo pulso seria clear e na 
questão das dezenas, ao chegar em 5, o próximo seria ele. 
Lembrando que elas vão de Q0 a Q4 para as unidades e Q5 a Q7 
para dezenas. O resultado para 59 segundos pode ser observado 
na Figura 26. 
 
 
Figura 26: Contador simulado em 59 segundos 
 
III. CONCLUSÃO 
Para a aplicação pratica e teórica de flip-flops, o resultado 
foi bastante satisfatório, sendo que, tanto em circuito simulado 
quanto físico funcionaram perfeitamente dentro do esperado e 
dentro da teoria. 
Há apenas um inconveniente como visto nesse documento 
que é o embaralhamento de sinal e perdas de informação por 
efeito Bounce, entretanto, também foram deixadas ideias e 
propostas do que fazer tanto física quando por meio de software 
para conserto desse problema. 
 
 
REFERÊNCIAS 
[1] LOURENÇO, Antônio C. de; CRUZ, Eduardo C. Alves; 
FERREIRA, Sabrina R.. Circuitos Digitais. São Paulo: 
Érica, 1996. 
[2] IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel. 
Elementos de Eletrônica Digital.. 41 ed. São Paulo: Érica 
LTDA, 2012. 
[3] GARCIA, Paulo Alves; MARTINI, José S. Colombo. 
Eletrônica Digital, Teoria e Laboratório. 2 ed. São Paulo: 
Érica LTDA, 2008. 
[4] FRANCHI, Claiton Moro. Acionamentos elétricos. 4 ed. 
São Paulo: Érica LTDA, 2008.