Relatório Técnico Atividade Sistemas Digitais

Prévia do material em texto

Relatório Técnico Atividade 
A2 /2022-1 
UVA - Sistemas Digitais – Prof. Carlos Lemos 
 
 
 
 
 
Junho de 2022 
Universidade Veiga de Almeida 
Ciências da Computação 
Sistemas Digitais 
Talitta Galvão Reis de Oliveira 
 
 
 
2 
Sumário 
1 – INTRODUÇÃO .................................................................................................................................. 3 
2 – OBJETIVO ........................................................................................................................................ 3 
3 – PROCEDIMENTOS EXPERIMENTAIS ........................................................................................... 3 
3.1 – MATERIAIS ................................................................................................................................ 3 
3.2 – EQUIPAMENTOS ...................................................................................................................... 3 
3.3 – MÉTODOS ................................................................................................................................. 3 
4 – RESULTADOS E DISCUSSÕES ......................................................................................................5 
4.1 - DISPLAY 7 SEGMENTOS ..........................................................................................................5 
4.2 - CIRCUITO COMPARADOR DE 4 BITS COM PORTAS LÓGICAS ........................................ 12 
4.3 - MULTIPLEXADOR/DEMULTIPLEXADOR – 4 ENTRADAS .................................................... 15 
4.4 - SOMADOR/SUBTRATOR 74LS283 (HEXA) - 4 BITS ............................................................. 17 
4.5 - CONTADOR ASSINCRONO CRECENTE ATÉ 12 COM FORMAS DE ONDA ..................... 21 
4.6 - PROPOSTA DE CIRCUITO PERSONALIZADO:..................................................................... 21 
5 – CONCLUSÃO ................................................................................................................................. 22 
6 – BIBLIOGRAFIA ............................................................................................................................... 22 
 
 
 
 
3 
 
1 – INTRODUÇÃO 
 
 Em circuitos digitais, sistema numérico utilizado é o sistema binário, apesar de vivermos em 
uma local que se comporta de forma analógica. Trabalhamos com apenas dois níveis: 0 (false ou 
falso) e 1 (true ou verdadeiro). As vantagens de se trabalhar com circuitos digitais, são: projetos 
mais fáceis, facilidade em armazenamento de informação, imunidadade a ruído, entre outros 
(Souza, 2014). 
 
2 – OBJETIVO 
 
O trabalho em questão foi desenvolvido com o intuito de por em prática e avaliar o aprendizado 
adquirido ao longo do curso da matéria de Sistemas Digitais na Universidade Veiga de Almeida, para 
o curso de Ciências da Computação, com ênfase a construção de circuitos no Circuit Maker. 
 
3 – PROCEDIMENTOS EXPERIMENTAIS 
 
3.1 – MATERIAIS 
Para realização deste trabalho, foram utilizadas as seguintes aplicações: 
a) Circuit Maker Student Version para construção dos circuitos; 
b) Microsoft Word para organização do texto; 
c) Microsoft Excel para criação das tabelas verdade. 
 
3.2 – EQUIPAMENTOS 
Para realização deste trabalho, foram utilizados os seguintes equipamentos: 
a) Acer Aspire A315-54 
 
3.3 – MÉTODOS 
 
Para realização deste trabalho, foram utilizados conhecimentos obtidos durante as aulas da 
matéria de sistemas digitais, como: 
a) Sistema binário e operações: O sistema binário ou de base 2 é um sistema de numeração 
posicional em que todas as quantidades se representam com base em dois números, ou seja, 
zero e um. Os computadores digitais trabalham internamente com dois níveis de tensão, pelo 
que o seu sistema de numeração natural é o sistema binário 
b) Algebra Booleana: A álgebra booleana trabalha com dois operadores, o operador AND, 
simbolizado por (.) e o operador OR, simbolizado por (+). – O operador AND é conhecido como 
 
 
4 
produto lógico e o operador OR é conhecido como soma lógica – Os mesmos correspondem, 
respectivamente, às operações de interseção e união da teoria dos conjuntos. 
c) Funções e portas lógicas: Portas lógicas ou circuitos lógicos, são dispositivos que operam 
um ou mais sinais lógicos de entrada para produzir uma saída, dependente da função 
implementada no circuito. 
 
• NOT: É uma porta inversora (ou buffer inversor), ou seja, o valor lógico da entrada é 
invertido na saída. 
• AND: É uma operação lógica em dois operandos que resulta em um valor lógico 
verdadeiro somente se todos os operados tem um valor verdadeiro. 
• OR: Produz um valor na saída igual a 1 se ao menos uma dessas entradas tiver valor 
lógico igual a 1. 
• NAND: Valor lógico em sua saída será igual a 0 (zero) somente quando todas as suas 
entradas tiverem nível lógico igual a 1. 
• NOR: Saída será igual a 0 quando houver ao menos 1 entrada em nível lógico alto 1. 
• XOR: Resulta em um valor lógico verdadeiro se e somente se os dois operandos 
forem diferentes, ou seja, se um for verdadeiro e o outro for falso. 
• XNOR: É a operação inversa da porta XOR. Como o próprio nome expressa, essa 
função retornará valores iguais a 1 quando os valores de entrada forem iguais, ou seja, 
quando coincidirem. 
d) Tabela Verdade: É um tipo de tabela matemática usada em lógica para determinar se uma 
fórmula é válida ou se um sequente é correto. 
e) Formas canônicas - Mintermos e maxitermos: São utilizados para reescrever uma função 
lógica em uma forma padronizada no sentido de obter-se uma simplificação da mesma. Esta 
simplificação é traduzida na redução do número de portas do circuito lógico que implementa 
tal função 
f) Mapa de Karnaugh: Mapa de Karnaugh é um método de simplificação gráfico criado por 
Edward Veitch e aperfeiçoado pelo engenheiro de telecomunicações Maurice Karnaugh. 
g) Somadores e Subtratores; 
h) Multiplexador e Demultiplexador: O multiplexador é um dispositivo que seleciona uma das 
entradas de dados para a saída em função das entradas de endereçamento, enquanto que, o 
demultiplexador endereça uma única entrada de dados para uma das saídas, também em 
função das entradas de endereçamento. 
 
Para resolução do trabalho, a resolução dos exercícios deve passar pelas seguintes 
etapas: 
 
 
5 
a) Descrição verbal: Descrição do problema proposto. 
b) Tabela Verdade: Tabela com validações de valores 
c) Forma canônica: extração através de maxitermos ou mintermos 
d) Função Simplificada: simplificação realizada através de logica booleana ou Mapa de 
Karnaugh. 
e) Circuito: Circuito realizado no Circuit Maker. 
4 – RESULTADOS E DISCUSSÕES 
 
Para este trabalho, foi proposta análise e construção de 5 itens fixos e solicitada proposição de um 
item, sendo eles: 
1) Display 7 segmentos; 
2) Circuito comparador de 4 bits com portas lógicas; 
3) Multiplexador/demultiplexador – 4 entradas; 
4) Somador/subtrator 74ls283 (hexa) - 4 bits; 
5) Contador assincrono crecente – contar até máximo de 12 (incluindo formas de onda) 
6) Proposta de circuito personalizado: utilizando os circuitos anteriores (ou outros) criar uma 
aplicação que utilize, no mínimo 3 (tres) circuitos, ou Circuitos equivalentes. 
 
4.1 - DISPLAY 7 SEGMENTOS 
 
a) Descrição verbal: 
Esse circuito tem a finalidade de exibir informação em um display composto por 7 segmentos 
(nomeados: a, b, c, d, e, f, g). As informações são um dos itens entre: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 
A, B, C, D, E e F. O total de informações é 16 e a quantidade de bits necessárias para 
representar 16 informações é sqrd(16) = 4. 
Temos a seguinte legenda para as informações: 
 
Informação Hexa BCD 
0 0 0000 
1 1 0001 
2 2 0010 
3 3 0011 
4 4 0100 
5 5 0101 
6 6 0110 
7 7 0111 
 
 
6 
8 8 1000 
9 9 1001 
10 A 1010 
11 B 1011 
12 C 1100 
13 D 1101 
14 E 1110 
15 F 1111 
 
 
b) Tabela VerdadeEntradas Saídas 
Info Hexa BCD Segmentos 
* # A B C D a b c d e f g 
0 0 0 0 0 0 1 1 1 1 1 1 0 
1 1 0 0 0 1 1 1 
2 2 0 0 1 0 1 1 1 1 1 
3 3 0 0 1 1 1 1 1 1 1 
4 4 0 1 0 0 1 1 1 1 
5 5 0 1 0 1 1 1 1 1 1 
6 6 0 1 1 0 1 1 1 1 1 1 
7 7 0 1 1 1 1 1 1 
8 8 1 0 0 0 1 1 1 1 1 1 1 
9 9 1 0 0 1 1 1 1 1 1 
10 A 1 0 1 0 1 1 1 1 1 1 
11 B 1 0 1 1 1 1 1 1 1 
12 C 1 1 0 0 1 1 1 1 
13 D 1 1 0 1 1 1 1 1 1 
14 E 1 1 1 0 1 1 1 1 1 
15 F 1 1 1 1 1 1 1 1 
 
c) Forma canônica 
Segmento A: 
A B C D a Termos Resultado: 
0 0 0 0 1 A'B'C'D' A'B'C'D'+0+A'B'CD'+A'B'CD+0+A'BC'D+A'BCD'+A'BCD+AB'C'D'+AB'C'D+AB'CD'+0+ABC'D'+0+ABCD'+ABCD 
0 0 0 1 0 
0 0 1 0 1 A'B'CD' 
0 0 1 1 1 A'B'CD 
0 1 0 0 0 
0 1 0 1 1 A'BC'D 
0 1 1 0 1 A'BCD' 
0 1 1 1 1 A'BCD 
1 0 0 0 1 AB'C'D' 
1 0 0 1 1 AB'C'D 
1 0 1 0 1 AB'CD' 
 
 
7 
1 0 1 1 0 
1 1 0 0 1 ABC'D' 
1 1 0 1 0 
1 1 1 0 1 ABCD' 
1 1 1 1 1 ABCD 
 
Segmento B 
A B C D b Termos Resultado: 
0 0 0 0 1 A'B'C'D' A'B'C'D'+A'B'C'D+A'B'CD'+A'B'CD+A'BC'D'+0+0+A'BCD+AB'C'D'+AB'C'D+AB'CD'+0+0+ABC'D+0+0 
0 0 0 1 1 A'B'C'D 
0 0 1 0 1 A'B'CD' 
0 0 1 1 1 A'B'CD 
0 1 0 0 1 A'BC'D' 
0 1 0 1 0 
0 1 1 0 0 
0 1 1 1 1 A'BCD 
1 0 0 0 1 AB'C'D' 
1 0 0 1 1 AB'C'D 
1 0 1 0 1 AB'CD' 
1 0 1 1 0 
1 1 0 0 0 
1 1 0 1 1 ABC'D 
1 1 1 0 0 
1 1 1 1 0 
 
Segmento C: 
A B C D c Termos Resultado: 
0 0 0 0 1 A'B'C'D' A'B'C'D'+A'B'C'D+0+A'B'CD+A'BC'D'+A'BC'D+A'BCD'+A'BCD+AB'C'D'+AB'C'D+AB'CD'+AB'CD+0+ABC'D+0+0 
0 0 0 1 1 A'B'C'D 
0 0 1 0 0 
0 0 1 1 1 A'B'CD 
0 1 0 0 1 A'BC'D' 
0 1 0 1 1 A'BC'D 
0 1 1 0 1 A'BCD' 
0 1 1 1 1 A'BCD 
1 0 0 0 1 AB'C'D' 
1 0 0 1 1 AB'C'D 
1 0 1 0 1 AB'CD' 
1 0 1 1 1 AB'CD 
1 1 0 0 0 
1 1 0 1 1 ABC'D 
1 1 1 0 0 
1 1 1 1 0 
 
 
Segmento D: 
 
 
8 
 
A B C D d Termos Resultado: 
0 0 0 0 1 A'B'C'D' A'B'C'D'+0+A'B'CD'+A'B'CD+0+A'BC'D+A'BCD'+0+AB'C'D'+0+0+AB'CD+ABC'D'+ABC'D+ABCD'+0 
0 0 0 1 0 
0 0 1 0 1 A'B'CD' 
0 0 1 1 1 A'B'CD 
0 1 0 0 0 
0 1 0 1 1 A'BC'D 
0 1 1 0 1 A'BCD' 
0 1 1 1 0 
1 0 0 0 1 AB'C'D' 
1 0 0 1 0 
1 0 1 0 0 
1 0 1 1 1 AB'CD 
1 1 0 0 1 ABC'D' 
1 1 0 1 1 ABC'D 
1 1 1 0 1 ABCD' 
1 1 1 1 0 
 
 
Segmento E: 
A B C D e Termos Resultado: 
0 0 0 0 1 A'B'C'D' A'B'C'D'+0+A'B'CD'+0+0+0+A'BCD'+0+AB'C'D'+0+AB'CD'+AB'CD+ABC'D'+ABC'D+ABCD'+ABCD 
0 0 0 1 0 
0 0 1 0 1 A'B'CD' 
0 0 1 1 0 
0 1 0 0 0 
0 1 0 1 0 
0 1 1 0 1 A'BCD' 
0 1 1 1 0 
1 0 0 0 1 AB'C'D' 
1 0 0 1 0 
1 0 1 0 1 AB'CD' 
1 0 1 1 1 AB'CD 
1 1 0 0 1 ABC'D' 
1 1 0 1 1 ABC'D 
1 1 1 0 1 ABCD' 
1 1 1 1 1 ABCD 
 
 
 
Segmento F: 
A B C D f Termos Resultado: 
0 0 0 0 1 A'B'C'D' A'B'C'D'+0+0+0+A'BC'D'+A'BC'D+A'BCD'+0+AB'C'D'+AB'C'D+AB'CD'+AB'CD+ABC'D'+0+ABCD'+ABCD 
0 0 0 1 0 
0 0 1 0 0 
 
 
9 
0 0 1 1 0 
0 1 0 0 1 A'BC'D' 
0 1 0 1 1 A'BC'D 
0 1 1 0 1 A'BCD' 
0 1 1 1 0 
1 0 0 0 1 AB'C'D' 
1 0 0 1 1 AB'C'D 
1 0 1 0 1 AB'CD' 
1 0 1 1 1 AB'CD 
1 1 0 0 1 ABC'D' 
1 1 0 1 0 
1 1 1 0 1 ABCD' 
1 1 1 1 1 ABCD 
 
 
Segmento G: 
A B C D g Termos Resultado: 
0 0 0 0 0 0+0+A'B'CD'+A'B'CD+A'BC'D'+A'BC'D+A'BCD'+0+AB'C'D'+AB'C'D+AB'CD'+AB'CD+0+ABC'D+ABCD'+ABCD 
0 0 0 1 0 
0 0 1 0 1 A'B'CD' 
0 0 1 1 1 A'B'CD 
0 1 0 0 1 A'BC'D' 
0 1 0 1 1 A'BC'D 
0 1 1 0 1 A'BCD' 
0 1 1 1 0 
1 0 0 0 1 AB'C'D' 
1 0 0 1 1 AB'C'D 
1 0 1 0 1 AB'CD' 
1 0 1 1 1 AB'CD 
1 1 0 0 0 
1 1 0 1 1 ABC'D 
1 1 1 0 1 ABCD' 
1 1 1 1 1 ABCD 
 
 
 
 
d) Função Simplificada: simplificação realizada através de logica booleana ou Mapa de 
Karnaugh. 
 
 
 
 
 
 
 
10 
Segmento A: 
 |C C 
 a 00 01 11 10 
|A 
00 1 0 1 1 |B 
01 0 1 1 1 
B 
A 
11 1 0 1 1 
10 1 1 0 1 |B 
 |D D |D 
 
 
Segmento B: 
 
 |C C 
 b 00 01 11 10 
|A 
00 1 1 1 1 |B 
01 1 0 1 0 
B 
A 
11 0 1 0 0 
10 1 1 0 1 |B 
 |D D |D 
 
 
Segmento C: 
 |C C 
 c 00 01 11 10 
|A 
00 1 1 1 0 |B 
01 1 1 1 1 
B 
A 
11 0 1 0 0 
10 1 1 1 1 |B 
 |D D |D 
 
 
Segmento D: 
 |C C 
 d 00 01 11 10 
|A 
00 1 0 1 1 |B 
01 0 1 0 1 
B 
A 
11 1 1 0 1 
10 1 0 1 0 |B 
 |D D |D 
 
 
Segmento E: 
 
 
11 
 
 |C C 
 e 00 01 11 10 
|A 
00 1 0 0 1 |B 
01 0 0 0 1 
B 
A 
11 1 1 1 1 
10 1 0 1 1 |B 
 |D D |D 
 
 
Segmento F: 
 |C C 
 f 00 01 11 10 
|A 
00 1 0 0 0 |B 
01 1 1 0 1 
B 
A 
11 1 0 1 1 
10 1 1 1 1 |B 
 |D D |D 
 
 
Segmento G: 
 
 |C C 
 g 00 01 11 10 
|A 
00 0 0 1 1 |B 
01 1 1 0 1 
B 
A 
11 0 1 1 1 
10 1 1 1 1 |B 
 |D D |D 
 
 
e) Circuito: Circuito realizado no Circuit Maker. 
Não foi possível terminar o desenvolvimento do circuito devido a uma limitação da versão gratuita 
studant e não existe tempo habil para refazer calculos de forma parcionada, conforme sugestão do 
professor em aula. 
 
 
12 
 
 
4.2 - CIRCUITO COMPARADOR DE 4 BITS COM PORTAS LÓGICAS 
 
a) Descrição verbal: 
Este circuito tem a finalidade de comparar dois números A e B, de mesma quantidade de bits. 
Para este circuito A e B tem 4 bits cada, sendo identificados por A1, A2, A3, A4 e B1, B2, B3, B4. 
Este circuito deve ser capaz de identificar se o valor A é maior que o valor B, se o valor B é maior 
que o valor A ou se os valores A e B são iguais. Para isso, deverão ser comparados bit a bit dos 
números, considerando A4 e B4 os bits menos significativos e A1 e B1 os bits mais significativos. 
 
b) Tabela Verdade: 
A = B quando: 
A1=B1 e A2=B2 e A3=B3 e A4=B4. 
A porta lógica que compara se dois números são iguai é a porta NXOR. 
 
Entradas Saídas 
A B AꚚB (AꚚB)' 
0 0 0 1 
0 1 1 0 
1 0 1 0 
1 1 0 1 
 
A>B quando: 
 
 
13 
(A1 > B1) ou (A1=B1 e A2>B2) ou (A1=B1 e A2=B2 e A3>B3) ou (A1=B1 e A2=B2 e A3=B3 e 
A4>B4). 
An > Bn quando: 
An = 1 e Bn = 0, ou seja: AnBn’ 
 
Entradas Saídas 
A B F 
1 0 1 
 
A<B quando: 
(A1 < B1) ou (A1=B1 e A2<B2) ou (A1=B1 e A2=B2 e A3<B3) ou (A1=B1 e A2=B2 e A3=B3 e 
A4<B4). 
An < Bn quando: 
An = 0 e Bn = 1, ou seja: An’Bn 
 
Entradas Saídas 
A B F 
0 1 1 
 
 
c) Forma canônica 
A = B quando: 
(AꚚB)' = AB + A’B’ = (A1B1 + A1’B1’) . (A2B2 + A2’B2’) . (A3B3 + A3’B3’) . (A4B4 + A4’B4’) 
X1 = A1B1 + A1’B1’ 
X2 = A2B2 + A2’B2’ 
X3 = A3B3 + A3’B3’ 
X4 = A4B4 + A4’B4’ 
(AꚚB)' = X1.X2.X3.X4 
 
A>B quando: 
(A1 > B1) = A1B1’ 
ou 
 
(A1=B1 e A2>B2) = X1.A2B2’ 
ou 
 
(A1=B1 e A2=B2 e A3>B3) = X1.X2.A3B3’ 
ou 
 
(A1=B1 e A2=B2 e A3=B3 e A4>B4). = X1.X2.X3.A4B4’ 
 
 
14 
 
 
A>B = A1B1’ + X1.A2B2’ + X1.X2.A3B3’ + X1.X2.X3.A4B4’ 
 
A<B quando: 
Os dois números não forem iguais e A não for maior que B: 
A<B = (A=B)’ e (A>B)’ = [(A=B)+(A>B)]’ 
 
d) Função Simplificada 
A=B, se: X1.X2.X3.X4 
A>B, se: A1B1’ + X1.A2B2’ + X1.X2.A3B3’ + X1.X2.X3.A4B4’ 
A<B, se: [(A=B)+(A>B)]’ 
 
e) Circuito 
Foram utilizados 3 Logic Display, onde cada um representa o resultado da comparação quando 
ligado (A=B ou A>B ou A<B). Foram utilizados 5 portas NXOR, 6 portas AND, 1 porta OR e 5 
portas NOT. 
 
A = B 
 
A<B 
 
 
15 
 
A>B
 
4.3 - MULTIPLEXADOR/DEMULTIPLEXADOR – 4 ENTRADAS 
 
a) Descrição verbal: 
Este circuito tem o intuito de mostrar o comportamento de um multiplexador e 
demultipelxador quando temos 4 variáveis de entrada. 
 
n número de entradas 
m número de variáveis de seleção 
n = 2^m 
 
 
 
16 
Definimos a quantidade de variáveis de seleção, considerando o quadro acima: = 
n = 4; m = 2 variáveis de seleção. Dessa forma, com 2 variáveisde seleção, é possível escolher 
qualquer uma das entradas E0, E1, E2 e E3. 
 
Conversão 
Binário Decimal Entrada 
00 0 E0 
01 1 E1 
10 2 E2 
11 3 E3 
 
Usaremos a saída do multiplexador para entrada do demultiplexador, que terá 4 possibilidades de 
saída. 
 
b) Tabela Verdade: 
 
Variáveis de 
Seleção 
Entrada 
Resultante 
Expressão 
C1 C2 E F 
0 0 E0 E0C1’C2’ 
0 1 E1 E1C1’C2 
1 0 E2 E2C1C2’ 
1 1 E3 E3C1C2 
 
 
c) Forma canônica: 
 
F = E3C1C2 + E2C1C2’ + E1C1’C2 + E0C1’C2’ 
 
 
d) Função Simplificada 
 
F = E3C1C2 + E2C1C2’ + E1C1’C2 + E0C1’C2’ 
 
e) Circuito 
Foram utilizados 4 Logic Display, onde 1 representa o valor de saída do multiplexador e 4 
presentam saídas do demultiplexador. Foram utilizados 2 Logic Switches para controlaor e 4 Logic 
Switches para entrada do multiplexador. Foram usadas 4 portas AND, 3 portas NOT e 1 porta OR 
no multiplexador e 4 portas AND e 3 portas NOT no demultiplexador. 
 
 
17 
 
 
4.4 - SOMADOR/SUBTRATOR 74LS283 (HEXA) - 4 BITS 
 
a) Descrição verbal 
Este circuito tem o intuito de mostrar o comportamento de um somador / subtrator quando temos 4 
variáveis de entrada. Foi orientado uso da porta 74LS283 (HEXA). 
A porta 74LS283 faz a abstração de como funciona um somador. Para o somador também 
funcionar como subtrator, deve-se realizar o complemento de 2: inverter o número e somar 1. 
 
b) Tabela Verdade: 
 
Meio Somador: 
 
0+0 = 0 Co = 0 
0+1 = 1 Co = 0 
1+0 = 1 Co = 0 
1+1 = 0 Co = 1 
Dessa forma, temos uma porta XOR no resultado e temos o produto AB em Cout. 
 
Entradas Saídas 
A B Soma Carry Out 
0 0 0 0 
0 1 1 0 
1 0 1 0 
1 1 0 1 
 
 
 
18 
Mas o meio somador, ou Half-Adder tem restrição para contas de 1 bit, pois não se preocupa 
com o Carry In. 
 
Somador completo: 
O somador completo é o circuito que se preocupa com o “vai 1” na conta. Dessa forma, Carry In 
+ A + B = Soma e Carry out. 
 
A B Carry IN Soma Carry Out 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 1 
 
AB\Carry IN 0 1 
00 * A=0 ou A=1, B=1, Cin = 1 -> ACin 
01 1 * A=1, B=1, Cin = 0 ou Cin = 1 -> A.B 
11 1 1* * A=1, B= 1 ou B=0, Cin=1 -> A.Cin 
10 1 
 
*As cores dividem o item AB 11 e Carry IN 1. 
 
Onde, 
Soma = A Ꚛ B Ꚛ Carry In 
Carry out = ACin+AB+Bcin 
 
Dessa forma, temos um Full Adder. 
 
Meio Subtrator: 
 
Montando a tabela verdade, temos que a diferença é dada pela porta XOR e o borrow out é 
dado pela porta A’B. 
 
A B Diferença Borrow out 
0 0 0 0 
0 1 1 1 
1 0 1 0 
 
 
19 
1 1 0 0 
 
Subtrator completo 
 
A B Borrow IN Diferença Borrow out 
0 0 0 0 0 
0 0 1 1 1 
0 1 0 1 1 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 0 
1 1 0 0 0 
1 1 1 1 1 
 
 
AB\Borrow in 0 1 
00 1 * A=0, B= ou B=1, Bin=1 - > A'Bin 
01 1 1* * A=0, B=1, Bin = 1 ou Bin =0 - > A'B 
11 1 * A=0 ou A=1, B=1, Bin= 1 ->BBin 
10 
 
*As cores dividem o item AB 01 e Borrow in 1. 
 
Onde, 
Diferença = A Ꚛ B Ꚛ Borrow In 
Borrow out = A’Bin + A’B + BBin 
 
Somador / Subtrator 
 
 Control A B 
Carry in 
/Borrow in Resultado 
Carry out / 
Borrow out 
Soma 
0 0 0 0 0 0 
0 0 0 1 1 0 
0 0 1 0 1 0 
0 0 1 1 0 1 
0 1 0 0 1 0 
0 1 0 1 0 1 
0 1 1 0 0 1 
0 1 1 1 1 1 
Subtração 
1 0 0 0 0 0 
1 0 0 1 1 1 
1 0 1 0 1 1 
1 0 1 1 0 1 
 
 
20 
1 1 0 0 1 0 
1 1 0 1 0 0 
1 1 1 0 0 0 
1 1 1 1 1 1 
 
 
Considerando 
A e B = Variável de entrada; 
M = Variável de controle; 
Te = Transporte de entrada (borrow in ou carry in); 
Ts = Transporte de saída (borrow out ou carry out); 
S = Resultado. 
 
 
 
c) Forma canônica: 
Somador Completo: Soma = A Ꚛ B Ꚛ Carry In / Carry out = ACin+AB+Bcin 
Subtrator Completo: Diferença = A Ꚛ B Ꚛ Borrow In / Borrow out = A’Bin + A’B + Bbin 
Somador/Subtrator com controlador: Resultado = A Ꚛ B Ꚛ Te / Bte + (MꚚ A)(B+Te) 
 
d) Função Simplificada: Exibido nos itens acima. 
e) Circuito 
 
Para construção desse circuito foi utilizada a porta lógica 74LS283 que recebe 2 números de 4 
bits, representados por 4 Logic Switches cada. Foram utilizadas 4 portas XOR e 1 Logic Switch 
para que o somador também funcione como subtrator. Foram utilizados 5 Logic Displays, onde 
4 informam o resultado da conta e 1 informa se a conta resultou em Overflow. 
 
 
 
21 
 
 
4.5 - CONTADOR ASSINCRONO CRECENTE ATÉ 12 COM FORMAS DE ONDA 
 
a) Descrição verbal: – CONTAR ATÉ MÁXIMO DE 12 (INCLUINDO FORMAS DE ONDA) 
b) Tabela Verdade: Tabela com validações de valores 
c) Forma canônica: extração através de maxitermos ou mintermos 
d) Função Simplificada: simplificação realizada através de logica booleana ou Mapa de 
Karnaugh. 
e) Circuito: Circuito realizado no Circuit Maker. 
 
4.6 - PROPOSTA DE CIRCUITO PERSONALIZADO: 
 
a) Descrição verbal: – PROPOSTA DE CIRCUITO PERSONALIZADO: UTILIZANDO OS 
CIRCUITOS ANTERIORES (OU OUTROS) CRIAR UMA APLICAÇÃO QUE UTILIZE, NO 
MÍNIMO 3 (TRES) CIRCUITOS, OU CIRCUITOS EQUIVALENTES. 
b) Tabela Verdade: Tabela com validações de valores 
c) Forma canônica: extração através de maxitermos ou mintermos 
d) Função Simplificada: simplificação realizada através de logica booleana ou Mapa de 
Karnaugh. 
e) Circuito: Circuito realizado no Circuit Maker. 
 
 
 
22 
5 – CONCLUSÃO 
(A conclusão dos ensaios realizados) 
 
6 – BIBLIOGRAFIA 
 
SOUZA, Vitor Amadeu. Introdução Aos Sistemas Digitais. 1. ed. [S.l.: s.n.], 2014. 
 
 
 
23