Elt II_Lista de Exercícios 02-02_rev0

Prévia do material em texto

2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 1 de 8 
 
CENTRO UNIVERSITÁRIO AUGUSTO MOTTA – UNISUAM 
SEMESTRE LETIVO: 2018/2 
DISCIPLINA: ELETRÔNICA II 
TURMA: ELT0801N 
Prof. Vinicius Coutinho 
 
***************** LISTA DE EXERCÍCIOS 2-2 ***************** 
 
Quaisquer dúvidas com relação a esta lista podem ser encaminhadas a mim, pessoalmente 
ou por e-mail: vinicius.coutinho@souunisuam.com.br ou prof.vcoutinho@gmail.com 
AULA 08 
 
1. Seja um conversor A/D com circuito em escada, representado em diagrama de blocos 
na Figura 8.1. 
 
Figura 8.1 
 
a. Caso o contador digital possua 16 bits, quantos níveis digitais poderão ser 
produzidos? 
 
b. Se o sinal de fim da contagem, a ser fornecido pelo comparador ao circuito 
lógico de controle, tiver que ser um bit 1 (alto), a que entrada do amplificador 
operacional que atua como comparador deverá ser conectado o circuito em 
escada? Por quê? 
 
c. Qual o tempo máximo de conversão se o conversor for de 8 bits e o clock for de 
1 MHz? 
 
d. Qual o tempo máximo de conversão se o conversor for de 12 bits e o clock for 
de 1 MHz? 
 
e. Considere que, na fase preliminar do projeto, adote-se um conversor de 10 bits 
e taxa de clock de 1 MHz. Posteriormente, o cliente informa que a aplicação 
para a qual este conversor será destinado possui uma restrição de tempo, de 
forma que o processo de conversão A/D de cada amostra de sinal não poderá 
levar mais do que 1 ms. Responda: o circuito conversor inicialmente projetado 
precisará ser modificado para atender esta demanda? Caso afirmativo, que 
alternativa(s) técnica(s) você apresentaria ao cliente? 
 
mailto:vinicius.coutinho@souunisuam.com.br
mailto:prof.vcoutinho@gmail.com
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 2 de 8 
 
2. Sejam os diagramas de blocos de dois conversores A/D apresentados na Figura 8.2. O 
bloco DAC do conversor da Figura 8.2(a) é um circuito em escada. Neste mesmo 
conversor, há um contador digital crescente de 3 bits (conta de 0 a 7). Já o conversor 
da Figura 8.2(b) é um conversor de aproximações sucessivas. Ve é o sinal analógico de 
entrada, a ser convertido, e é aplicado à entrada não inversora de um comparador em 
ambos os conversores. 
 
(a) (b) 
Figura 8.2 
 
Os blocos DAC de ambos os conversores são de 3 bits, e a saída destes DACs produzem 
níveis de tensão uniformemente distribuídos numa gama de 0 a 7 V. Os valores digitais 
intermediários permanecem armazenados no buffer de saída; quando a conversão A/D 
é completada, a palavra binária correspondente ao valor de Ve digitalizado é fornecida 
às saídas D2D1D0 (mediante o envio pelo bloco de controle do sinal de end). 
 
a. Para ambos os conversores, responda: por quais valores digitais intermediários 
passam as palavras armazenadas no buffer de saída até que se chegue à completa 
conversão de um sinal Ve = 4,5 V? Assuma que o buffer inicializa com a palavra 000 
(iteração zero) e que o RAS só escreva palavras não rejeitadas no buffer. 
 
b. Para ambos os conversores, responda: por quais valores digitais intermediários 
passam as palavras armazenadas no buffer de saída até que se chegue à completa 
conversão de um sinal Ve = 6,5 V? Assuma que o buffer inicializa com a palavra 000 
(iteração zero) e que o RAS só escreva palavras não rejeitadas no buffer. 
 
c. Desenhe o gráfico da tensão de saída do DAC vs. tempo para ambos os conversores 
nas condições enunciadas no item (b) desta questão. 
 
 
3. Conforme estudamos na Aula 08, a tensão analógica de entrada Ve em um conversor 
A/D de rampa dupla é integrada durante um intervalo de tempo fixo T1 (fase 1 da 
conversão). Este tempo T1 representa o tempo que o contador digital leva para chegar 
ao seu valor máximo de contagem (veja o diagrama de blocos nos slides da aula). 
 
Assim, T1 é diretamente proporcional ao valor máximo de contagem, que depende da 
quantidade de bits do contador digital (num contador de n bits, o valor máximo de 
contagem é (2n – 1)), e ao período de clock, TCLK (o qual tem relação com a frequência 
de clock, fCLK), visto que o contador atinge o valor máximo de contagem transcorridos 
(2n – 1) ciclos de clock. 
 
Com base no exposto, deduza uma fórmula para calcular T1, e determine o valor de T1, 
em ms, para um conversor que possua um contador de 16 bits e taxa de clock de 1 MHz. 
 
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 3 de 8 
 
******************************************************************************************
Conversor A/D de rampa dupla – fase 2 da conversão 
No conversor A/D de rampa dupla, o sinal Vintg_1 presente na saída do integrador (veja o 
diagrama de blocos nos slides da aula) após o intervalo de integração T1 (fim da fase 1 de 
conversão) depende do valor do sinal Ve na entrada analógica, do fator de escala do 
integrador, (1/RC), e da duração de T1: 
 
Vintg_1 = Ve  (1/RC)  T1 
 
Na fase 2 de conversão, uma chave eletrônica comuta de forma a permitir a aplicação do 
sinal de referência –Vref ao integrador. Como este sinal de tensão é negativo, a tensão na 
saída do integrador agora ruma até zero com inclinação constante, durante um intervalo 
de tempo T2 que guarda proporção com valor de Vintg_1 (vide slides 13–14 da aula): 
 
Vintg_2 = Vintg_1 –[Vref  (1/RC)  T2] = 0 
 
(Vintg_2 é Vintg no final da fase 2, ou seja, 0). Logo, 
 
Ve  (1/RC)  T1 = Vref  (1/RC)  T2 
 
O tempo T2 pode ser calculado a partir de: 
 
T2 = T1  Ve/Vref 
 
Contabiliza-se o número de ciclos de clock que se leva desde o instante inicial da fase 2 até 
T2. Quanto maior for T2, maior o valor da contagem digital, e a palavra digital resultante 
será diretamente proporcional à Ve (pois quanto maior Ve, maior T2). 
****************************************************************************************** 
 
 
4. Em um conversor A/D de rampa dupla, seja T2 = 20 ms para um sinal analógico de 
entrada Ve = 4 V. Qual seria o valor de T2 se a este mesmo conversor fosse aplicado 
outro sinal, V’e, de valor 1,8 V? 
 
 
5. Pesquise/revise (na bibliografia indicada nos últimos slides da aula, ou pelos próprios 
slides) as vantagens e desvantagens comparativas dos conversores dos tipos Flash, de 
aproximações sucessivas e de rampa dupla. 
 
 
 
 
 
 
 
 
 
 
 
 
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 4 de 8 
 
AULA 09 
 
6. Esboce o circuito de um temporizador 555* conectado como um multivibrador astável 
para operação em 635 Hz. Determine o valor do capacitor C necessário utilizando RA = 
RB = 7,5 k. Finalmente, esboce a forma de onda de saída do circuito. 
* OBS: empregue um capacitor de 10 nF para acoplar o pino de controle de tensão do CI ao 
terra, conforme a recomendação do fabricante, e conecte o pino de reset ao VCC. 
 
 
7. Desenhe o circuito de um monoestável utilizando um temporizador 555 para fornecer 
um período de tempo de 825 s. Se RA = 7,5 k, qual é o valor de C necessário? 
 
 
8. Visando ao lançamento de produtos energeticamente eficientes, um fabricante decide 
pela implementação, em sua nova linha de cafeterias elétricas, de um circuito 
eletrônico o qual desenergize, após um tempo de 30 minutos, a resistência responsável 
por ferver a água. Esta função de temporização pode ser realizada com base no CI 555. 
 
A partir destas informações e empregando o CI 555: 
 
a. Esboce o circuito eletrônico que produz o sinal de temporização desejado. 
Calcule o valor dos componentes considerando que C = 100 F. 
b. Responda: como se denomina este modo de operação do CI 555? 
 
 
9. O painel de um carro possui um LED indicativo de pisca-alerta. Para fins de projeto, o 
fabricante do automóvel estabelece as seguintes condições: 
 O LED deve ser acionado com frequência de 0,5 Hz. 
 Os tempos alto (LED on) e baixo (LED off) devem ser iguais. 
 Deve ser empregado CI 555. 
 Tensão de alimentação (Vcc) = 12 V. 
 Especificações do LED a ser empregado: 
 Corrente de operação = 20 mA. 
 Tensãode operação = 2 V. 
 
A partir destas informações: 
 
a. Esboce o circuito eletrônico que produz o sinal desejado*. Considere que a 
condição para ciclo de trabalho = 50% (isto é, tempo alto = tempo baixo) no CI 
555 é RB = 100  RA. Calcule o valor dos componentes considerando que C = 
100 nF. 
* OBS: empregue um capacitor de 10 nF para acoplar o pino de controle de tensão do CI ao 
terra, conforme a recomendação do fabricante, e conecte o pino de reset ao VCC. 
b. Responda: como se denomina este modo de operação do CI 555? 
 
 
10. Um fabricante de automóveis requer que, quando seus carros sejam fechados por meio 
de acionamento de alarme, um LED indicativo no painel acenda intermitentemente. 
Sejam as seguintes condições de projeto: 
 Tempo de LED on = 200 ms. 
 Tempo de LED off = 800 ms. 
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 5 de 8 
 
 Deve ser empregado CI 555. 
 Tensão de alimentação (Vcc) = 12 V. 
 Especificações do LED a ser empregado: 
 Corrente de operação = 15 mA. 
 Tensão de operação = 1,8 V. 
 
Esboce o circuito eletrônico que produz o sinal desejado*. Calcule o valor dos 
componentes considerando que C = 3,3 F. 
* OBS: empregue um capacitor de 10 nF para acoplar o pino de controle de tensão do CI ao 
terra, conforme a recomendação do fabricante, e conecte o pino de reset ao VCC. 
 
 
11. Seja um circuito de controle por PWM com CI 555 alimentado por uma fonte V+ = 12 V. 
Deseja-se aplicar à carga, através do pino 3 do CI, um sinal de tensão com frequência 
de 20 kHz e valor médio de 9,6 V. 
 
a. Determine o duty cycle correspondente ao valor médio de tensão que se deseja 
fornecer à carga. 
b. Determine os tempos ton (tempo ligado), toff (tempo desligado) e T (período do 
sinal). 
c. Projete o circuito de controle com CI 555 para obter os tempos calculados. 
Determine os valores dos resistores (RA e RB) para C = 15 nF. 
 
 
12. Seja o circuito de aplicação do CI 555 como modulador PWM para controle de brilho 
de lâmpada (dimmer) apresentado nos slides 17–19 da Aula 09. 
 
a. Deduza a equação da frequência f do sinal de saída em função das equações de 
tempo alto (ton) e tempo baixo (toff). 
b. Calcule a tensão média no pino 3 do CI quando o cursor do potenciômetro 
estiver em 0% (Rx = 0). 
c. Calcule a tensão média no pino 3 do CI quando o cursor do potenciômetro 
estiver em 100% (Ry = 0). 
 
 
13. Pesquise na Internet um exemplo de aplicação prática, com o respectivo diagrama de 
circuito e o vídeo demostrando o funcionamento, de circuito de controle por PWM 
empregando CI 555 (ex.: dimmer de LED ou lâmpada, controle de velocidade de motor 
DC). 
 
 
Figura 9.1 
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 6 de 8 
 
14. Determine a frequência de saída do CI oscilador controlado por tensão (566) mostrado 
na Figura 9.1 para C1 = 820 pF (consulte as fórmulas necessárias no slide 21 da Aula 
09). 
 
 
15. Determine as frequências mínima e máxima de saída do CI oscilador controlado por 
tensão (566) mostrado na Figura 9.2 para C1 = 220 pF (consulte as fórmulas 
necessárias nos slides da Aula 09). 
 
 
Figura 9.2 
 
 
16. Seja o oscilador controlado por tensão modulante de entrada ilustrado na Figura 9.3, 
baseado no CI 566. Este circuito possui uma frequência livre (frequência central de 
operação, ou frequência de portadora) determinada pelos componentes R1, C1 e pela 
malha divisora de tensão que estabelece um ponto de operação estático para VC 
(consulte as fórmulas necessárias nos slides da Aula 09). Ao aplicarmos uma tensão 
modulante de entrada (VIN), a frequência do sinal de saída irá variar (em torno da 
frequência livre). 
Seja V+ = 12 V: 
 
a. Calcule a frequência livre produzida por este circuito. 
b. No CI 566, a tensão aplicada ao pino 5 deve obedecer à restrição: 0,75V+  VC  
V+. Sendo assim, responda: se, neste circuito, for aplicado à VIN um sinal AC 
senoidal que possua valor de pico a pico VPP = 3,2 V, a referida premissa de 
projeto é atendida? Justifique, numericamente, sua resposta. 
 
Figura 9.3 
 
 
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 7 de 8 
 
17. A operação de abertura de portas de um vagão de trem realiza duas funções em que se 
podem empregar circuitos baseados no CI 555: 
 
i. Temporização: a porta deve permanecer aberta por 30 segundos contados da 
parada completa do trem. 
 
ii. Luz intermitente para sinalização visual: a luz deve ser acionada com frequência de 
0,5 Hz. Os tempos alto e baixo devem ser iguais. 
 
(a) Responda: para que a função ii seja realizada, em qual modo o CI 555 deve 
operar, astável ou monoestável? Justifique brevemente sua resposta. 
(b) Correlacione os modos de operação astável e monoestável aos respectivos 
circuitos, com base no que mostra a Figura 9.4. 
(c) Para que a função ii seja realizada, determine C para R1 = 47 k. 
 
 
 (a) (b) 
Figura 9.4 
 
 
18. Para os astáveis baseados no CI 555 das Figuras 9.5 e 9.6: (a) calcule a frequência de 
oscilação; (b) desenhe o gráfico do sinal de saída VS(t) (sinal no pino 3 do CI). 
 
 
 Figura 9.5 Figura 9.6 
 
 
19. Calcule o tempo que o LED fica aceso e que fica apagado no circuito astável baseado no 
CI 555 da Figura 9.7. 
 
 
2018/2 – ELT II – LISTA DE EXERCÍCIOS 2-2 – UNISUAM Página 8 de 8 
 
 
Figura 9.7 
 
 
20. Um equipamento de ultrassonografia deve gerar um sinal chirp cuja frequência varia 
de 30.000 Hz a 35.000 Hz. Com este propósito, emprega-se um circuito oscilador 
controlado por tensão baseado no CI 566 similar ao exibido na Figura 9.8. A variação 
da frequência é feita por meio da alteração do valor da tensão no pino 5 deste CI. 
 
Sejam R1 = 100 , C1 = 100 pF e V+ = 12 V. Determine o range de operação da fonte DC 
ajustável (VC_mín e VC_máx) que atende aos requisitos do projeto. 
 
 
Figura 9.8