Prévia do material em texto

<p>Multiplexadores</p><p>Um circuito multiplicador é um sistema seletor de dados, o qual terá várias entradas e uma única</p><p>saída. A depender dos valores de controle, somente uma das entradas será “selecionada” para ser</p><p>replicada na saída. A figura abaixo ilustra essa idéia.</p><p>Para ilustrar seu funcionamento, vamos implementar um multiplexador de duas entradas. Nesse</p><p>circuito, teremos duas entradas, (I0 e I1) um bit de controle (S) e uma saída (Z). Ao fazer S = 0,</p><p>teremos Z = I0 replicada na saída, no caso de S = 1, teremos a entrada Z = I1.</p><p>Podemos expandir o circuito acima e implementar um multiplexador de 4 entradas ( I0 a I3). O</p><p>circuito continuará tendo uma única saída (Z), mas para escolher cada uma das entradas, será</p><p>necessário uma palavra de 2 bits na entrada de controle (S0 e S1).</p><p>O princípio de funcionamento é o mesmo. É evidente, portanto, a relação do tamanho da palavra de</p><p>controle e o número de entradas do multiplexador.</p><p>Um exemplo comercial de multiplexador é o 74-151, com 8 entradas e, consequentemente, uma</p><p>palavra de controle de 3 bits. A implementação com portas lógicas segue o mesmo raciocínio dos</p><p>anteriores, note que foi inserido um pino adicional (E), que tem a função enable (habilitar, em</p><p>inglês), quando essa entrada (invertida) é acionada, a saída Z será BAIXA independente da palavra</p><p>de controle.</p><p>Colocando dois circuitos 74-151 e duas portas lógicas (uma OR e uma NOT), podemos</p><p>implementar o circuito abaixo. Faça uma análise do circuito e veja qual a sua funcionalidade.</p><p>Nos circuitos vistos até agora, somente uma entrada era replicada na saída, a depender da palavra de</p><p>controle. Multiplixadores também podem ser usados para selecionar palavras inteiras, ao invés de</p><p>um único bit. O circuito abaixo, cujo modelo é 74-157, ilustra essa aplicação.</p><p>No circuito acima, temos duas palavras binárias de 4 bits cada na entrada do circuito e um único bit</p><p>de controle. Dependendo do valor do bit S, a palavra (inteira) A ou B será replicada na saída.</p><p>Há ainda, multiplexadores que podem trabalhar com entradas tanto digitais como analógicas. Um</p><p>exemplo é o circuito 74-4051, que possui 8 canais (entradas). Nesse circuito, teremos também 3 bits</p><p>de controle, que selecionará a entrada a ser replicada na saída. A diferença é que a replicação será</p><p>em nível absoluto de tensão, e não mais em nível lógico. Dessa forma, pode-se usá-lo para chavear</p><p>canais analógicos.</p><p>Uma aplicação importante de multiplexadores é a conversão paralelo-serial. Como visto</p><p>anteriormente, registradores são a combinação em paralelo de flip-flops, capazes de armazenar</p><p>palavras binárias. Para uma transmissão serial de dados, é necessário do uso de registradores de</p><p>deslocamento, ou o uso de um multiplexador, como na figura abaixo.</p><p>Na figura (a) acima, temos a saída de um registrador de 8 bits conectado na entrada de um</p><p>multiplexador de 8 entradas. Na palavra de controle do multiplexador é conectado um contador</p><p>binário módulo-8, em modo crescente. A cada pulso de clock (no exemplo acima, na borda de</p><p>subida), a palavra de controle é incrementada de uma unidade, após 8 pulsos, o contador passará de</p><p>000 a 111.</p><p>Como essa palavra de controle é incrementada em uma unidade, ela irá selecionar cada uma das</p><p>entradas I0 a I7, em ordem crescente de significância. Em resumo, a saída Z terá os valores da</p><p>palavra binária do registrador de forma serial.</p><p>Um exemplo hipotético de aplicação de multiplexadores, em conjunto com contadores e</p><p>conversores, é um sequenciador de operações. Em um sistema onde várias ações devem ser</p><p>tomadas, mas em uma ordem específica, o agrupamento dos circuitos mencionados pode ser uma</p><p>solução. Analise o circuito abaixo e note a sequência de operações que o sistema executará a partir</p><p>do momento que o pulso start é colocar em nível lógico BAIXO.</p><p>O uso do circuito seletor pode, também, ser usado para implementar expressões booleanas sem</p><p>simplificação. Por exemplo, considere a necessidade de se implementar a expressão:</p><p>Z=A B̄ C̄+ Ā B C̄+ABC</p><p>A expressão acima corresponde exatamente à saída do circuito abaixo, onde os valores de A, B e C</p><p>são colocados na palavra de controle S. Determinar quais entradas do multiplexador devem receber</p><p>o valor 0 ou 1 é fácil de ser determinada, bastando observar a tabela verdade da expressão booleana.</p><p>Demultiplexadores</p><p>Esses circuitos, como o nome sugere, faz o trabalho inverso do multiplexador, ou seja, ele possui</p><p>uma entrada e várias saídas, o qual a palavra de controle define qual saída terá o valor igual ao da</p><p>entrada.</p><p>O exemplo mais comum de um demultiplexador é na transmissão serial de dados. Quando uma</p><p>palavra binária precisa ser transmitida, pode-se usar uma conexão (trilha ou cabo) para cada bit da</p><p>palavra transimitida. O tamanho da palavra, entretanto, pode tornar impraticável tal abordagem.</p><p>Usando uma transmissão serial baseada em um multiplexador, como a ilustrada anteriormente,</p><p>pode-se usar um demultiplexador para transformar a informação serial em paralela.</p><p>Considere, por exemplo, que o sinal de vários comandos devem ser usados para o acendimento</p><p>remoto de LEDs de indicação. Os sinais de cada comando são inseridos em diferentes entradas de</p><p>um multiplexador 74-151, e um contador binário é colocado na palavra de controle. Dessa forma,</p><p>será transmitido pela porta Z do 74-151 o sinal de cada um dos controles de cada vez, os quais</p><p>ficarão ativos durante um período do clock do contador.</p><p>O sinal pode ser recuperado usando um sistema espelhado, usando um demultiplexador (por</p><p>exemplo o 74-138) para replicar em cada um dos LEDs indicativos os valores lógicos recebidos.</p><p>Logicamente, o clock usado no contador do transmissor deve ser o mesmo do clock usado na</p><p>palavra de controle do receptor. Em resumo, a transissão de 8 bits de dados pode ser feita com</p><p>apenas 3 conexões: dados, clock e terra.</p><p>Muitos dos CIs digitais disponíveis no mercado para funções de seleção, como as mostradas nessa</p><p>aula, implementam as duas funções, multiplexador e demultiplexador. Confira essa informação com</p><p>pesquisas na internet sobre tais dispositivos comerciais.</p><p>Aplicação</p><p>O uso combinado de multiplexadores e outros sistemas, como máquinas de estados finitos (FSM),</p><p>podem ser usados para gerar circuitos mais complexos e versáteis, por exemplo um gerador de onda</p><p>quadrada de qualquer formato.</p><p>A geração de uma onda quadrada como a mostrada na figura abaixo, pode ser feita a observando sua</p><p>semelhança com o sinal de clock, para cada período desse sinal.</p><p>Observando atentamente, percebemos que o sinal y é a repetição do sinal de clock no seu primeiro</p><p>período, e igual a 1 no segundo período. Tal abordagem pode ser feita com quanlquer onda</p><p>quadrada. Por exemplo, considere o sinal abaixo.</p><p>O sinal y é uma combinação sequencial de repetições do sinal de clock, 0s e 1s. Implementar tal</p><p>FSM exclusivamente com flip-flops e lógica combinacional faz com que o circuito resultante seja</p><p>muito complexo. Tal circuito pode ser simplificado usando FSM e multiplexadores.</p><p>Na figura acima, o circuito é dividido em duas etapas. A etapa da esquerda, implementa a</p><p>funcionalidade da FSM, onde tem-se um multiplexador de 4 entradas, uma lógica combinacional e</p><p>flip-flops D para armazenar o estado da FSM. A etapa da direita é usada para remover glitches do</p><p>sinal de saída, e será explicado mais adiante.</p><p>A criação do gerador de sinais, portanto, consiste em projetar a lógica combinacional que gera a</p><p>palavra de controle do multiplexador, na ordem definida pelos estados da FSM.</p><p>Como exemplo, projetaremos um gerador de sinais abaixo.</p><p>Percebe-se que o sinal y tem um período 3 vezes maior que o clock. Além disso, vemos que durante</p><p>o primeiro período do clock, o sinal y vale 1, no segundo período ele é idêntico ao clock, e no</p><p>terceiro ele é novamente 1. Portanto, podemos projetar uma FSM que terá como saída o valor 1 no</p><p>primeiro período</p><p>de clock, exatamente o valor do clock no seu segundo período, e de novo o valor 1</p><p>no seu terceiro período. Por fim, deve ser notado que o início de cada período de clock se dá em sua</p><p>borda de descida.</p><p>Uma solução é usar um multiplexador de 2 entradas (clock e 1) que replicará na saída os valores</p><p>definidos na ordem acima, ou seja, seguindo os estados da FSM, como na figura abaixo.</p><p>O multiplexador possui somente duas entradas pois só existem duas possibilidades na saída, como</p><p>mostra a figura anterior ilustrando o sinal y. Assim, a palavra de controle sel será a saída da FSM a</p><p>ser projetada, e terá somente 1 bit. Pode-se definir, por exemplo, que quando sel = 0, y = clk, e</p><p>quando sel = 1, y = 1. Dessa forma, o diagrama de estados da FSM acima será:</p><p>Repare que a FSM acima é uma máquina de Moore, e por isso não terá variáveis externas de</p><p>entrada. Outra informação importante é o número de estados (3) que exigirá 2 bits para representar</p><p>unicamente cada estado. Assim, a partir do diagrama acima, podemos gerar a tabela verdade da</p><p>saída sel e para os estados seguintes</p><p>.</p><p>Q1 Q0 y D1 D0</p><p>0 0 1 0 1</p><p>0 1 0 1 0</p><p>1 0 1 0 0</p><p>1 1 x x x</p><p>Portanto:</p><p>y=Q̄0 D1=Q0 D0=Q̄1⋅Q̄0=Q1+Q0</p><p>O circuito da FSM, portanto, fica:</p><p>A saída do circuito acima é então colocada como entrada de controle do multiplexador. Assim, nos 3</p><p>períodos de clock que constituem o período da onda quadrada em criação, temos uma saída sel =</p><p>101 (sequencialmente).</p><p>Na transição do primeiro estado para o segundo, a saída da FSM irá de 1 para 0, e a saída do</p><p>multiplexador, consequentemente, irá também de 1 para 0, visto que no segundo estado o bit de</p><p>controle sel = 0 e a saída correspondente do multiplexador será a mesma do clock, que inicia seu</p><p>período com valor lógico 0.</p><p>Na transição do segundo para o terceiro estágio, ocorrerá um problema. Como a FSM terá um atraso</p><p>de propagação, o bit de controle demorará um certo tempo para mudar a saída de 0 para 1. Nesse</p><p>pequeno intervalo de tempo, o multiplexador continuará transmitindo para sua saída o valor do sinal</p><p>de clock, que inicia em 0. Assim que a FSM altera o bit de controle, a saída do multiplexador passa</p><p>a ser 1, como previsto. A consequência de atraso de propagação da FSM causa um glitch na saída.</p><p>Para evitar o glitch, podemos inserir na saída do sistema composto pela FSM e multiplexador, um</p><p>outro circuito com a mesma topologia.</p><p>Onde a FSM1 será a máquina projetada anteriormente, e a FSM2, juntamente com o segundo</p><p>multiplexador, será o sistema removedor de glitch. Observando a onda quadrada y na figura</p><p>temporal anterior, podemos perceber que o único glitch acontecerá entre a segunda metade de um</p><p>período de clock e a primeira metade do clock seguinte. Assim a FSM2 pode ser implementada com</p><p>ativação em borda de subida, causando um atraso em meio período dos seus estados, em</p><p>comparação com a FSM1. O resultado esperado para esse sistema será:</p><p>Dividindo a FSM2 em 3 estados, assim como a máquina anterior, temos o seguinte diagrama de</p><p>estados (lembrando que a transição de estados se dá na borda de subida):</p><p>Comparando os estados de cada FSM em uma linha temporal, temos:</p><p>É fácil perceber que na FSM2, sel2 = Q02, e D02 = Q01. O circuito completo das FSMs será</p><p>(suprimindo o desenho dos multiplexadores):</p>