06_Aula07_2

Prévia do material em texto

Capítulo 7
Contadores e 
Registradores
ELETRÔNICA DIGITAL
5.18 Divisão de frequência e contagem
� Como dividir a frequência utilizando FFs? 
� Cada FF divide a frequencia de entrada pela metade.
� Flip-flops J-K configurados como um contador binário de três
bits (módulo 8).
�A frequência de saída é 1/8 da frequência de entrada de clock. 
slide 2 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
�A frequência de saída é 1/8 da frequência de entrada de clock. 
�Um quarto FF faria a divisão ser por 16.
ELETRÔNICA DIGITAL
5.18 Divisão de frequência e contagem
slide 3 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
5.18 Divisão de frequência e contagem
• Se um contador módulo 8 (23) tem outro FF adicionado torna-
se um contador módulo 16 (24).
slide 4 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
5.18 Divisão de frequência e contagem
slide 5 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
5.18 Divisão de frequência e contagem
slide 6 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• As entradas síncronas J e K controlam seu estado.
• Para aplicação em contadores assíncronos: J = K = 1.
7.1 Contadores assíncronos
slide 7 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
Renan Lana02/05/2015 7
ELETRÔNICA DIGITAL
• Aplicações: contagens, divisão de frequências, medição 
de frequência e tempo, etc.
• Configuração utilizando Flip-Flop J-K
• Premissas:
7.1 Contadores assíncronos
slide 8 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
• Premissas:
– J = K = 1
– Todos os FF foram limpos para o estado “0”
– Pulsos de CLK aplicados somente na entrada do FF “A”.
ELETRÔNICA DIGITAL
• Clock aplicado apenas na entrada CLK para flip-flop A.
• J e K são altos em todos os flip-flops.
• A saída de flip-flop A é clock de entrada para o flip-flop B.
• As saídas dos flip-flops D, C, B e A são um número binário de 4 
7.1 Contadores assíncronos
slide 9 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
bits.
ELETRÔNICA DIGITAL
• Após a borda de descida do 15º pulso do clock, os flip-flops do contador
estão na condição 1111.
7.1 Contadores assíncronos
slide 10 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Cada FF terá uma frequência de saída igual à metade da
entrada.
• O módulo ou MOD do contador é igual ao número de estados
pelos quais o contador passa antes da reciclagem.
7.1 Contadores assíncronos
slide 11 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
pelos quais o contador passa antes da reciclagem.
• Adicionando mais FFs o módulo do contador irá aumentar
• Módulo do contador:MOD = 2N
• O sinal do FF MSB tem frequência igual à do CLK / 2N
ELETRÔNICA DIGITAL
• Fluxo do Sinal: Por convenção sinal flui da esquerda para a direita.
• Em contadores, os esquemas normalmente são desenhados da direita para
a esquerda.
• Com isso, os MSBs e LSBs aparecem nas posições apropriadas.
7.1 Contadores assíncronos
slide 12 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Fluxo de sinal convencional
7.1 Contadores assíncronos
slide 13 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
• Fluxo sinal (LSB e MSB)
02/05/2015Renan Lana 13
ELETRÔNICA DIGITAL
7.1 Contadores assíncronos
slide 14 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Contadores ondulantes são o tipo mais simples de contadores binários,
visto que requerem poucos componentes para que uma determinada
operação seja produzida.
• O atraso de propagação cumulativo pode causar problemas em altas
frequências.
7.2 Atraso de propagação em contadores assíncronos
slide 15 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
• Se o período entre os pulsos de entrada é maior do que o atraso de
propagação total do contador, os problemas podem ser evitados.
• Para o funcionamento adequado: Tclock ≥≥≥≥ N x tpd (tpd� atraso de propagação)
Frequência máxima: Fmax=1/N x tpd
ELETRÔNICA DIGITAL
• Os contadores assíncronos não são muito úteis em altas frequências,
especialmente para os contadores com grande número de bits.
• Atrasos de propagação (tpd)dos FF se acumulam:
7.2 Atraso de propagação em contadores assíncronos
slide 16 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Se tpd for considerável, alguma condição pode não 
ocorrer.
7.2 Atraso de propagação em contadores assíncronos
slide 17 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
02/05/2015Renan Lana 17
ELETRÔNICA DIGITAL
• Em contadores síncronos ou paralelo, todos os FFs são disparados
simultaneamente (em paralelo) pelos pulsos de clock da entrada.
• Assim, problemas com atrasos de propagação tornam-se menos
7.3 Contadores síncronos (Paralelos) 
slide 18 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
preocupantes.
• Atraso de propagação será o mesmo qualquer que seja o número de FFs.
• Podem operar em frequências mais altas que os contadores assíncronos
ELETRÔNICA DIGITAL
• Para este circuito contar corretamente em
determinada borda de descida do clock,
apenas aqueles FFs que supostamente
devem comutar nessa borda de descida do
clock devem ter J = K = 1, quando ocorrer
essa transição.
7.3 Contadores síncronos (Paralelos) 
slide 19 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• FF A � deve sempre comutar
• FF B � deve comutar somente na borda de
descida de A. Portanto quando A varia de
“1” para “0”.
• FF C � deve comutar na borda de descida
de A = B = 1.
7.3 Contadores síncronos (Paralelos) 
slide 20 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
• FF D � deve comutar na borda de descida
de A = B = C = 1.
• Cada FF tem entradas J e K que são
ALTAS apenas quando as saídas de todos
os FFs de ordem inferior forem ALTAS.
ELETRÔNICA DIGITAL
7.3 Contadores síncronos (Paralelos) 
slide 21 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
• Diferenças para o contador assíncrono:
– Entradas CLK de todos os FF conectadas em sincronia.
– Apenas o LSB tem as entradas J e K = 1.
ELETRÔNICA DIGITAL
• Cada FF tem entradas J e K que são ALTAS apenas quando as saídas de
todos os FFs de ordem inferior forem ALTAS.
• Atraso total = tpd do FF + tpd da porta AND.
7.3 Contadores síncronos (Paralelos) 
slide 22 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
7.3 Contadores síncronos (Paralelos) 
slide 23 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
7.3 Contadores síncronos (Paralelos) 
slide 24 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• O contador síncrono básico mostrado é limitado aos números MOD iguais
a potências de 2.
7.4 Contadores de Módulopara outro, 
em resposta a um pulso de clock de entrada.
�O estado 111 pode ocorrer em power-up
quando o FFs pode cair em qualquer estado.
ELETRÔNICA DIGITAL
• A exibição dos estados do contador são muitas vezes realizados com um LED.
7.4 Contadores de Módulo 000... ?
• Um contador pré-configurável pode ser definido para qualquer ponto
inicial desejado - síncrono ou assíncrono.
• Pré-configurar também é chamado de carregamento paralelo do
contador.
7.6 Contadores com Carga Paralela
slide 48 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
Contador síncrono com 
carga paralela 
assíncrona.
ELETRÔNICA DIGITAL
• Aplique a contagem nas entradas paralelas de dados (P2,P1,P0)
• Aplique um pulso de nível baixo na entrada de carga paralela (PL)’
7.6 Contadores com Carga Paralela
slide 49 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Poderia operar somente com o PRESET (Ex. Setando 101 no contador)?
7.6 Contadores com Carga Paralela
slide 50 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Contadores digitais são frequentemente utilizados em aplicações nas quais
a contagem representada pelo estado dos FFs, de alguma forma, deve ser
determinada ou exibida.
• Meio simples para exibir o conteúdo de um contador?
• Conectar a saída de cada FF a um LED.
7.8 Decodificando um contador
slide 51 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
O método que utiliza LEDs para visualização se torna inconveniente 
quando o
tamanho (número de bits) do contador aumenta.
É muito mais difícil decodificar a exibição mentalmente.
ELETRÔNICA DIGITAL
• A decodificação é a conversão de uma saída binária para um valor
decimal, uma forma imediatamente reconhecida.
• O decodificador ativo em nível ALTO mostrado pode ser usado para
acender um LED, representando cada número decimal.
• Ex. Decodificar MOD 8
7.8 Decodificando um contador
slide 52 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• Decodificação é a conversão de uma saída binária para um valor decimal,
uma forma reconhecida imediatamente.
•
7.8 Decodificando um contador
slide 53 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
MOD-8
Saída do decodificador ativo em 
nivel ALTO.
ELETRÔNICA DIGITAL
•O decodificador ativo em nível ALTO mostrado pode ser mudado 
para um tipo de ativo em nível BAIXO.
•A decodificação ativo em nível BAIXO é obtida substituindo as 
portas AND por portas NAND. 
7.8 Decodificando um contador
slide 54 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
portas AND por portas NAND. 
• Neste caso as saídas do decodificador agora produzem um sinal 
normalmente alto, que se torna baixo apenas quando ocorre o número 
que está sendo decodificado. 
ELETRÔNICA DIGITAL
7.8 Decodificando um contador
slide 55 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
7.8 Decodificando um contador
slide 56 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
7.8 Decodificando um contador
slide 57 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
• O contador BCD tem 10 estados, decodificados para fornecer 10 saídas
correspondentes aos digitos decimais de 0 – 9.
• Representado pelos estados dos FFs do contador.
• As 10 saídas podem controlar 10 LEDs, indicadores individuais para uma
apresentação visual.
7.8 Decodificando um contador
slide 58 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
Em vez de 10 LEDs separados, os
contadores BCD geralmente têm
sua contagem exibida em
um único dispositivo de exposição.
ELETRÔNICA DIGITAL
7.8 Decodificando um contador
slide 59 ELETRÔNICA DIGITAL – UNIFEMM – 2015/1
ELETRÔNICA DIGITAL
7.8 Decodificando um contador
slide 60 ELETRÔNICA DIGITAL –UNIFEMM – 2015/1