Prévia do material em texto
A B C D E 1 Marcar para revisão Em circuitos digitais, a entrada habilitadora desempenha um papel crucial. Qual é o impacto de um sinal de nível baixo na entrada habilitadora de um circuito digital? Aumenta a eficiência do processamento de dados do circuito. Causa uma inversão na lógica de saída do circuito. Desativa todas as saídas do circuito, mantendo-as em nível lógico baixo. Reduz a resistência elétrica interna do circuito. Ativa um modo de operação alternativo no circuito. 2 Marcar para revisão Quantas memórias 1024x1 devem ser associadas para formar uma 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 1/9 A B C D E A B C memória com capacidade de armazenar 2 kilobytes, com tamanho de palavra de 8 bits. 64 4 16 8 32 3 Marcar para revisão O maior valor decimal que pode ser representado com 12 bits utilizando a codificação BCD é: 1000 9999 999 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 2/9 D E A B C D E 99 100 4 Marcar para revisão Análise as informações abaixo: I- Em circuitos combinacionais é necessário saber os estados atual e passado das entradas para determinar a saída II- O comportamento do latch à entrada depende da implementação utilizada III- A saída do latch pode ser atualizada a qualquer momento desde que a entrada habilitadora esteja no nível apropriado Estão corretas: SR SR = 11 D Todas as afirmações Apenas as afirmações II e III Apenas as afirmações I e II Apenas a afirmação II Apenas a afirmação III 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 3/9 A B C 5 Marcar para revisão A seguir temos um contador digital implementado com 4 (quatro) flip- flops tipo JK. Informe se é verdadeiro (V) ou falso (F) o que se afirma abaixo sobre o contador digital. ( ) É um contador modo 16. ( ) Quando a chave S1 está na posição T (tal como na figura), é um contador modo 13. ( ) Quando a chave S1 está na posição W (posição outra que a da figura), é um contador modo 10. ( ) Além dos estados firmes que definem o modo do contador, esse contador apresenta um estado de transição. (F); (V); (F); (V) (V); (F); (F); (V) (V); (V); (F); (F) 00 hora : 19 min : 27 seg Ocultar Questão 10 de 10 Respondidas (10) Em branco (0) 1 2 3 4 5 6 7 8 9 10 Prova AV Eletrônica Digital 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 4/9 D E A B (F); (F); (V); (V) (F); (V); (V); (F) 6 Marcar para revisão Deseja-se implementar um conversor "série-paralelo" com flip-flops, de modo que se possa armazenar 8 (oito) bits recebidos em série. Para isso, deve-se usar: 8 (oito) Flip-Flops tipo JK, com J= 1 e K= 1, acoplados, com a entrada serial aplicada na entrada de "clock" do primeiro Flip-Flop. 8 (oito) Flip-Flops tipo D, acoplados, constituindo um registrador de deslocamento, com a entrada serial aplicada na entrada D do primeiro Flip-Flop e com o "clock" aplicado a todos eles, sincronizando os bits de entrada. Finalizar prova 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 5/9 C D E 16 (dezesseis) Flip-Flops tipo D, acoplados, constituindo um registrador de deslocamento, com a entrada serial aplicada na entrada D do primeiro Flip-Flop e com o "clock" aplicado a todos eles, sincronizando os bits de entrada. 16 (dezesseis) Flip-Flops tipo RS, com R= 0 e S= 1, acoplados, com a entrada serial aplicada na entrada de "clock" do primeiro Flip-Flop. As saídas paralelas são as saídas Q , Q , Q ... Q de cada Flip-Flop. 0 1 2 n 8 (oito) Flip-Flops tipo T, acoplados, com a entrada serial aplicada à entrada T do primeiro Flip-Flop. As saídas paralelas são as saídas Q , Q , Q ... On de cada Flip-Flop. 0 1 2 7 Marcar para revisão Marque a alternativa correta em relação a operação de refresh: 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 6/9 A B C D E É a reinserção de dados após uma leitura realizada nas memórias dinâmicas É o procedimento para apagar os dados de uma memória EPROM É o procedimento de realizado para escrever dados em uma memória SRAM É o procedimento de repotencialização de dados realizados nas memórias DRAM É o procedimento para acessar um endereço específico numa memória SPROM 8 Marcar para revisão A figura abaixo apresenta um circuito formado por portas lógicas. Para este circuito, a expressão lógica de saída correta é: 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 7/9 A B C D E A B C Y = ¯̄¯̄ B Y = A ¯̄¯̄ B Y = A+ ¯̄¯̄ B Y = A Y = B 9 Marcar para revisão Seja dada a expressão: Observando os teoremas da álgebra de Boole e os teoremas de De Morgan, é correto afirmar que: ¯̄¯̄ AB+ ¯̄¯̄ A ¯̄¯̄ C + ¯̄̄ ¯̄ DEF ¯̄¯̄ AB+ ¯̄¯̄ A ¯̄¯̄ C + ¯̄̄ ¯̄ DE + ¯̄̄ ¯̄ DF A ¯̄¯̄ B +AC +D ¯̄¯̄ E +D ¯̄¯̄ F 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 8/9 D E A B C D E ¯̄¯̄ A ¯̄¯̄ B + ¯̄¯̄ A C +DEF ¯̄¯̄ A B ¯̄¯̄ C + ¯̄̄ ¯̄ D E + ¯̄̄ ¯̄ D F 10 Marcar para revisão A respeito de um latch considere as seguintes afirmações: I - Se e então II - A mudança da saída só pode ocorrer no bordo de subida do sinal do relógio III - A entrada não deve ser utilizada Estão corretas: SR S = 1 R = 0 Q = 0 SR = 11 Todas as afirmações Apenas as afirmações II e III Apenas as afirmações I e II Apenas a afirmação I Apenas a afirmação III 22/10/2025, 16:55 estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ https://estacio.saladeavaliacoes.com.br/prova/68f92f68287608a50606cd8d/ 9/9