cap4 5

Prévia do material em texto

COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
57
4.14. Phase-Locked Loop e Sintetizadores de Frequência
Um PLL, phase-locked loop, consiste de 3 componentes básicos: (1) um
detetor de fase, (2) um filtro passa-baixas, e (3) um oscilador controlado por
tensão (VCO), conforme ilustrado na figura 4-19. O VCO é um oscilador
que produz uma forma de onda periódica, cuja frequência pode ser variada
em torno de uma frequência de oscilação livre, fo, de acordo com o valor da
tensão v2(t) aplicada. A frequência de oscilação livre, fo, é a frequência de
saída do VCO quando a tensão aplicada v2(t) for zero. O detetor de fase
produz um sinal de saída v1(t) que é função da diferença de fase entre o sinal
de entrada vin(t) e o sinal do oscilador vo(t). O sinal filtrado v2(t) é o sinal
de controle que é usado para mudar a frequência de saída do VCO. A
configuração PLL pode ser projetada tal que atue como um filtro de
sincronização faixa-estreita quando o filtro passa-baixas (LPF) for um filtro
faixa-estreita. Nestes modo de operação a frequência do VCO será uma
das componentes de linha do espectro do sinal de entrada, tal que o sinal de
saída do VCO será um sinal periódico com uma frequência igual a
frequência média desta componente do sinal de entrada. Assim que o
VCO tiver adquirido esta componente de frequência, a frequência do VCO
se amarrará a esta componente do sinal de entrada, se a entrada variar
ligeiramente em frequência. Em outro modo de operação, a largura de faixa
do LPF é mais larga, tal que o VCO pode se amarrar à frequência
instantânea do sinal de entrada. Quando o PLL se amarrar ao sinal de
entrada em um desses modos o PLL é dito estar “travado” (locked).
Figura 4-19 – PLL básico.
Se o sinal aplicado tiver uma frequência inicial de fo, o PLL adquirirá “lock”
e o VCO será amarrado com a frequência do sinal de entrada dentro de certa
faixa, cuidando-se para que a frequência de entrada varie lentamente.
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
58
Todavia, a malha permanecerá travada somente dentro de uma faixa finita de
deslocamento de frequência. Esta faixa é chamada de faixa de amarração.
A faixa de amarração depende do ganho DC total da malha, que inclui o
ganho DC do LPF. Por outro lado, se o sinal aplicado tiver uma frequência
inicial diferente de fo, a malha pode não adquirir “lock” mesmo que a
frequência de entrada esteja dentro de faixa de amarração. A faixa de
frequência na qual a entrada aplicada causará amarração (lock) é chamada
de faixa de captura. Esta faixa é determinada primariamente pelas
características do filtro de malha, e nunca é maior do que a faixa de
amarração. Ver figura 4-23. Outra importante especificação do PLL é a
taxa de varredura amarrada máxima. É definida como a máxima taxa de
variação da frequência de entrada para a qual a malha permanecerá
amarrada. Se a frequência variar mais rapidamente do que esta
especificação, a malha perderá o travamento (lock).
Figura 4-20 – Algumas características de detector de fase.
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
59
Se o PLL for implementado usando-se técnicas de circuitos analógicos, é
chamado de APLL (analog phase-locked loop). Por outro lado, se circuitos
digitais forem usados, ele é dito ser um DPLL (digital phase-locked loop).
Por exemplo, a característica do detetor de fase depende da implementação
exata que foi usada. Algumas características do detetor de fase estão
ilustradas na figura 4-20. A característica senoidal é obtida se um
multiplicador (circuito analógico) for usado e os sinais periódicos forem
senoidais. O multiplicador pode ser implementado usando-se um misturador
balanceado duplo. As características triangular e dente-de-serra obtidas
através de circuitos digitais. Além do uso de circuitos VCO e PD (detetor
de fase) digitais, o DPLL pode incorporar um filtro de malha digital e
técnicas de processamento que usam microprocessadores. Gupta publicou
um trabalho, tipo tutorial, sobre APLL no IEEE Proceedings [Gupta, 1975],
e Lindsey e Chie seguiram com um trabalho sobre técnicas DPLL [Lindsey
and Chie, 1981]. Além disso, há excelentes livros disponíveis [Blanchard,
1976; Gardner, 1979, Best 1993]. Uma discussão detalhada sobre PLL’s
está além do objetivo deste livro, mas alguns dos resultados importantes
serão desenvolvidos aqui.
Figura 4-21 – PLL analógico.
O PLL pode ser estudado examinando-se o APLL, como ilustrado na figura
4-21. Nesta figura uma multiplicador (característica PD senoidal) é usado.
Suponha que o sinal de entrada seja:
vin(t) = Ai sem [wot + q(t)] (4-92)
e que o sinal de saída do VCO seja:
vo(t) = Ao cos [wot + qo(t)] (4-93)
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
60
onde
( )ò
¥-
tt=q
t
2vo dvK)t( (4-94)
Kv é a constante do ganho do VCO (rad/V-s)
A saída do detetor de fase, PD, é
v1(t) = Km AiAo sen [wot + qi(t)]cos [wot + qo(t)]
 [ ] [ ])t()t(t2sen
2
AAK
)t()t(sen
2
AAK
oio
oim
oi
oim q+q+w+q-q= (4-95)
onde Km é o ganho do circuito multiplicador. O termo de frequência
somada não passa através do LPF, tal que a saída do LPF é:
v2(t) = Kd[sem qe(t)] * f(t) (4-96)
onde
)t()t()t( oie q-q=q
D
(4-97)
e
2
A A K
K oimd = (4-98)
e f(t) é a resposta impulsiva do LPF. qe(t) é chamado de erro de fase, Kd é a
constante equivalente do detetor de fase, a qual para o PD do tipo
multiplicador depende dos níveis do sinal de entrada, Ai, e do nível do sinal
do VCO, Ao.
A expressão total que descreve a operação do PLL, pode ser obtida
tomando-se a derivada de (4-94) e (4-97), e combinando-se o resultado pelo
uso de (4-96). A equação não-linear resultante, que descreve o PLL, fica:
[ ] ( )ò ll-lq-
q
=
q t
o
evd
ie dtf)(senKK
dt
)t(d
dt
)t(d
(4-99)
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
61
onde qe(t) é a incógnita e qi(t) é a “função forcing”.
Em geral, esta equação do PLL é difícil de se resolver. Entretanto ela pode
ser reduzida para uma equação linear se o ganho Kd for grande, tal que o
erro qe(t) seja pequeno. Neste caso, sen qe(t) » qe(t), e a equação linear
resultante é:
)t(f*)t(KK
dt
)t(d
dt
)t(d
evd
ie q-
q
=
q
(4-100)
Figura 4-22 – Modelo linear do PLL analógico.
Um diagrama de blocos que decorre desta equação linear está ilustrado na
figura 4-22. Pode ser compreendido que neste modelo de PLL, a fase do
sinal de entrada e a fase do sinal de saída do VCO são usadas ao invés dos
próprios sinais reais. A função transferência de malha-fechada 
)f(
)f(
i
o
Q
Q
 é:
)f(FKKf2j
)f(FKK
)f(
)f(
)f(H
vd
vd
i
o
+p
=
Q
Q
= (4-101)
onde Qo(f) = Á [qo(t)] e Qi(f) = Á [qi(t)].
Naturalmente, as técnicas de análise e projeto usadas para avaliar os
sistemas de controle realimentados lineares, tal como os diagramas de Bode,
que indicam ganhos de fase e margens de fase, são aplicáveis. De fato, eles
são extremamente úteis na descrição do desempenho de PLL’s amarrados.
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
62
A expressão para a faixa de amarração (hold-in range) pode ser obtida
examinando-se o comportamento não-linear do PLL. A partir de (4-94) e
(4-96), o desvio de frequência instantâneo do VCO em relação a wo é:
)]t(f*)t([senKK)t(vK
dt
)t(d
edv2v
o q==
q
(4-102)
Para obter a faixa de amarração, a frequência de entrada é variada muito
lentamente em relação a fo. Aqui o ganho DC do filtro é o parâmetroque
controla, e (4-102) fica:
Dw = Kv Kd F(o) sen qe (4-103)
Os valores máximo e mínimo de Dw nos dão a faixa de amarração, e estes
são obtidos quando sem qe = + 1. Portanto o máximo da faixa de
amarração (caso sem ruído) é:
)0(FKK
2
1
f dvn p
=D (4-104)
Figura 4-23 – Tensão de controle de VCO do PLL para uma varredura senoidal do sinal de
entrada.
Uma característica de amarração típica está ilustrada na figura 4-23. A
curva sólida mostra o sinal de controle do VCO v2(t) quando o sinal de teste
senoidal esta varrendo a partir de uma baixa frequência para uma alta
frequência (com a frequência de oscilação livre do VCO, fo, estando dentro
da faixa de varredura). A curva tracejada mostra o resultado quando da
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
63
varredura de alto para baixo. A faixa de amarração Dfh está relacionada ao
ganho DC do PLL, como descrito por (4-104).
A faixa de aquisição Dfp (pull-in range) é determinada primariamente pelas
características do filtro de malha. Por exemplo, suponha que a malha não
tenha adquirido travamento e que o sinal de teste esteja varrendo lentamente
em direção a fo. Na saída do PD haverá um tom de sinal, e sua frequência
êfin - foú variará de um grande valor para um pequeno valor, a medida que a
frequência do sinal de teste varrer em direção a fo. Quando a frequência do
sinal de teste estiver mais próxima à fo, a forma de onda da frequência de
batimento tornar-se-á não-simétrica tal que ela terá um valor DC não-zero.
Este valor DC tende a mudar a frequência do VCO para a frequência do
sinal de entrada, tal que a malha tenderá a se amarrar. A faixa de aquisição,
Dfp, na qual a malha adquire travamento, dependerá de como exatamente o
filtro de malha F(f) processa a saída do PD para produzir o sinal de controle
do VCO. Além disso, mesmo se o sinal de entrada estiver dentro da faixa
de aquisição, pode levar um certo tempo para que a malha adquira
travamento, já que o LPF atua como um integrador e leva algum tempo para
a tensão de controle (saída do filtro) apresentar um valor grande o suficiente
para que o travamento ocorra. A análise do fenômeno de aquisição é
complicada. É de natureza estatística porque depende da relação de fase
inicial entre os sinais de entrada e do VCO, e do ruído presente no circuito.
Consequentemente, na medida de Dfp, várias tentativas repetidas podem ser
necessárias para se obter um valor típico.
O fenômeno de travamento não é peculiar aos circuitos PLL, ocorre em
outros tipos de circuito também. Por exemplo, se um sinal externo for
injetado para dentro de um “port” de saída de um oscilador (isto é, um
oscilador simples, não um VCO), o sinal do oscilador tenderá a mudar a
frequência e eventualmente travará dentro da frequência do sinal externo se
o sinal externo estiver dentro da faixa de aquisição do oscilador. Este
fenômeno é chamado de travamento por injeção ou sincronização de um
oscilador. Este fenômeno de travamento por injeção pode ser modelado por
um modelo de PLL [Couch, 1971].
O PLL tem numerosas aplicações em sistemas de comunicações. Algumas
destas aplicações são: (1) detecção de FM, (2) geração de sinais de FM
altamente estáveis, (3) detecção AM coerente, (4) multiplicação de
frequência, (5) síntese de frequência, e (6) uso como bloco constitutivo
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
64
dentro de sistemas digitais complicados para prover sincronização e
detecção de dados.
Vamos agora determinar quais condições são requeridas para o PLL tornar-
se um detector de FM. Na figura 4-21, considere o sinal de entrada do PLL
como sendo um sinal FM:
úû
ù
êë
é ll+w= ò
¥-
t
fciin d)(mDtsenA)t(v (4-105a)
onde
ll=q ò
¥-
d)(mD)t(
t
fi (4-105b)
ou
)f(M
f2j
D
)f( fi p
=Q (4-105c)
e m(t) é a modulação banda-básica (por exemplo, áudio) que é para ser
detectada. Isto é, queremos encontrar as condições tais que a saída do PLL,
v2(t), seja proporcional à m(t). Suponha que fc esteja dentro da faixa de
aquisição, ou captura, do PLL; portanto, por simplicidade, seja fo = fc.
Então o modelo linearizado do PLL, como ilustrado na figura 4-22, pode ser
usado para análise. Trabalhando-se no domínio da frequência, obtemos a
saída.
)f(
KK
f2
j)f(F
)f(F
K
f2
j
)f(V i
dv
1
1
v
2 Q
÷÷
ø
ö
çç
è
æ p
+
p
=
a qual, usando (4-105c), fica:
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
65
)f(M
KK
f2
j)f(F
)f(F
K
D
)f(V
dv
1
1
v
f
2
÷÷
ø
ö
çç
è
æ p
+
= (4-106)
Agora necessitamos encontrar as condições tais que V2(f) seja proporcional
à M(f). Suponha que a largura de faixa de modulação seja B hertz, e que
F1(f) seja um filtro passa-baixas. Portanto
F(f) = F1(f) = 1 , êfú < B (4-107)
Também considere:
B
2
KK dv >>
p
(4-108)
Então (4-106) fica:
)f(M
K
D
)f(V
v
f
2 = (4-109)
ou
v2(t) = C m(t) (4-110)
onde a constante de proporcionalidade é C = Df/Kv. Portanto, o circuito
PLL da figura 4-21 tornar-se-á um circuito detector de FM onde v2(t) é a
saída de FM detectada quando as condições de (4-107) e (4-108) forem
satisfeitas.
Em outra aplicação, o PLL pode ser usado para suprir o sinal do oscilador
coerente para a detecção de produto de um sinal AM (figura 4-24).
Lembrando, a partir de (4-92) e (4-93), de que o VCO de um PLL trava a
90o fora de fase em relação ao sinal de entrada, então vo(t) necessita ser
deslocado por –90o, tal que ele estará em fase com a portadora do sinal AM
de entrada. Este é o requisito para a detecção coerente de AM, como dada
por (4-77). Nesta aplicação a largura de faixa do LPF necessita ser ampla o
suficiente para prover a faixa de aquisição necessária de forma que o VCO
possa adquirir amarração na frequência de portadora, fc.
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
66
Figura 4-24 – PLL usado para detecção coerente de AM.
A figura 4-25 ilustra o uso do PLL como um sintetizador de frequência.
Este sintetizador de frequência gera um sinal periódico de frequência.
xout fM
N
f ÷
ø
ö
ç
è
æ= (4-111)
onde fx é a frequência do oscilador estável e N e M são parâmetros de
divisores de frequência. Este resultado pode ser verificado recordando-se
de que quando a malha esta travada, o sinal de controle v3(t) desloca a
frequência do VCO, tal que v2(t) terá a mesma frequência do que vin(t).
Portanto:
N
f
M
f outx = (4-112)
que é equivalente a (4-111). Se divisores programáveis forem usados, a
frequência de saída do sintetizador pode ser variada à vontade, de acordo
com (4-111), através da seleção apropriada dos valores de N e M.
Naturalmente isto pode ser obtido pelo uso de um microprocessador sob
controle de um programa de software. Pode-se notar que, para o caso de M
= 1, esta configuração de sintetizador atua de modo semelhante a um
multiplicador de frequência. Além disto, podem ser construídas
configurações de sintetizadores à PLL mais complicadas, as quais
incorporam misturadores e osciladores adicionais.
COMUNICAÇÃO ANALÓGICA E DIGITAL 2
Universidade Federal de Uberlândia
Departamento Engenharia Elétrica
67
Figura 4-25 – PLL usado em um sintezador de frequência.
4.15. Síntese Digital Direta
Figura 4-26 – Síntese digital direta (DDS).
A síntese digital direta (DDS) é um método para geração de uma forma de
onda desejada (tal como uma onda senoidal) através do uso de uma técnica
de computador descrita na figura 4-26. Para configurar o sistema DDS para
gerar uma forma de onda, amostras da forma de onda desejada são
convertidas em palavrasPCM e armazenadas na memória (memória de
acesso aleatório, RAM, ou memória somente de leitura, ROM) do sistema
microprocessador. O sistema DDS pode então gerar a forma de onda
desejada por “playing back”, ou seja, reproduzindo as palavras armazenadas
através do conversor digital para analógico.
Esta técnica DDS tem muitas qualidades. Por exemplo, se a forma de onda
for periódica, tal como uma onda senoidal, somente um ciclo de amostras
necessita ser armazenado na memória. A onda senoidal contínua pode ser
gerada por leituras repetitivas de ciclos através da memória. A frequência
da onda senoidal gerada é determinada pela taxa na qual a memória é lida.
Se desejado, o microprocessador pode ser programado para gerar uma certa
frequência durante um certo intervalo de tempo e então comutar para uma
frequência diferente (e/ou outra forma de onda) durante um intervalo de
tempo diferente. Também saídas simultâneas de seno e cosseno (duas
fases) podem ser geradas pela adição de um outro DAC (conversor digital-