Latch com portas NAND e NOR

Prévia do material em texto

/13
SISTEMAS DIGITAIS II
ar thur.pau la@engenhar ia .u j f j .b r
Arthur Neves de Paula
/13
UNIDADES DE ENSINO
2
▪ UNIDADE 01 – Flip-Flops e Dispositivos Correlatados
▪ UNIDADE 02 – Aritmética Digital: Operações e Circuitos
▪ UNIDADE 03 – Controladores e Registradores
▪ UNIDADE 04 – Famílias Lógicas e Circuitos Integrados
▪ UNIDADE 05 – Dispositivos de Memória
/13
BIBLIOGRAFIA BÁSICA
3
▪ Tocci, R. J., et al.; Sistemas Digitais: Princípios e Aplicações; Pearson 
Education do Brasil; 2004.
▪ Idoeta, I. V. e Capuano, F. G.; Elementos de Eletrônica Digital; Érica; 
2003.
▪ Ercegovac, M., et al.. Introdução aos Sistemas Digitais; Bookman; 
2002.
/13
BIBLIOGRAFIA COMPLEMENTAR
4
▪ Garue, S.; Eletrônica Digital: Circuitos e Tecnologia; Hemus; 2004.
▪ Pedroni, V. A.; Eletrônica Digital Moderna e VHDL; Campus; 2010.
▪ Garcia, P. A. e Martini, J. S.; Eletrônica Digital: Teoria e Laboratório; 
Érica; 2006.
▪ Bignell, J. W. e Donovan, R; Eletrônica Digital; Cengage Learning; 
2010.
▪ Lourenço, A. C., et al.; Circuitos Digitais; Érica; 2009.
/13
Unidade 01 – Flip-Flops e Dispositivos Correlatados
5
▪ Latch com Portas NAND e NOR
▪ Sinais de Clock e Flip-Flops com Clock
▪ Flip-Flop SR com Clock
▪ Flip-Flop JK com Clock
▪ Flip-Flop D com Clock
▪ Entradas Assíncronas
▪ Símbolos IEEE/ANSI
▪ Temporização em Flip-Flops
▪ Aplicações com Flip-Flops
▪ Armazenamento e Transferência de Dados
▪ Transferência Serial de Dados: Registradores de Deslocamento
▪ Divisão de Frequência e Contagem
▪ Dispositivos Schmitt-Trigger
▪ Multivibrador Monoestável
▪ Circuitos Geradores de Clock
/13
Introdução
6
▪ Em Sistemas Digitais I foram estudados apenas circuitos
combinacionais. Nestes, quaisquer condições de entrada
anteriores não influenciam nas saídas atuais.
▪ Em Sistemas Digitais II serão estudados os elementos de
memória, pois a maioria dos sistemas digitais são compostos
por portas lógicas combinacionais e elementos de memória.
/13
Introdução
7
▪ Flip-Flop (FF) é o elemento de memória mais importante,
capaz de armazenar um bit.
▪ Implementado a partir de uma combinação de portas lógicas.
▪ Sempre que Q for 1, Q deverá ser 0
▪ Se Q=1. O FF está no estado alto, 1 ou SET.
▪ Se Q=0. O FF está no estado baixo, 0, CLEAR ou RESET.
/13
Unidade 01 – Flip-Flops e Dispositivos Correlatados
8
▪ Latch com Portas NAND e NOR
▪ Sinais de Clock e Flip-Flops com Clock
▪ Flip-Flop SR com Clock
▪ Flip-Flop JK com Clock
▪ Flip-Flop D com Clock
▪ Entradas Assíncronas
▪ Símbolos IEEE/ANSI
▪ Temporização em Flip-Flops
▪ Aplicações com Flip-Flops
▪ Armazenamento e Transferência de Dados
▪ Transferência Serial de Dados: Registradores de Deslocamento
▪ Divisão de Frequência e Contagem
▪ Dispositivos Schmitt-Trigger
▪ Multivibrador Monoestável
▪ Circuitos Geradores de Clock
/13
Latch com Portas NAND e NOR
9
▪ Flip-Flop (FF) mais simples, formado por duas portas NAND ou duas
portas NOR.
▪ Latch com portas NAND:
✓ Entradas SET e CLEAR em repouso no estado ALTO.
✓ Uma entrada deve ser PULSADA em nível BAIXO sempre que se
deseja alterar a saída do Latch.
/13
Latch com Portas NAND e NOR
10
▪ Exemplo teórico:
✓ Determinar a tabela verdade do Latch com portas NAND.
▪ Exemplo prático:
✓ Implementar o Latch com portas NAND no Proteus.
/13
Latch com Portas NAND e NOR
11
▪ Latch com portas NOR:
✓ Entradas SET e CLEAR em repouso no estado BAIXO.
✓ Uma entrada deve ser PULSADA em nível ALTO sempre que
se deseja alterar a saída do Latch.
/13
Latch com Portas NAND e NOR
12
▪ Tabela verdade do Latch com Portas NAND:
SET CLEAR Saída
1 1 Não muda
0 1 1
1 0 0
0 0 Inválida
▪ Tabela verdade do Latch com Portas NOR:
SET CLEAR Saída
0 0 Não muda
1 0 1
0 1 0
1 1 Inválida
/13
Latch com Portas NAND e NOR
13
▪ Exercício:
✓ Determinar a saída Q do Latch com portas NAND dadas as
entradas SET e CLEAR em função do tempo abaixo. A saída
Q encontra-se inicialmente no estado ALTO.