Organização de computadores

Prévia do material em texto

PROCESSADOR
	A CPU é projetada para, quando desejada, solicitar um dado que esteja armazenada na MP e, por isso, coloca no BE um valor binário correspondente ao endereço de uma célula da MP, independente do fato de existir ou não memória cache.
	Responsável pela atividade-fim do sistema, isto é, computar, calcular, processar.
Função Processamento
UAL: é o dispositivo principal da função processamento, o que efetivamente realiza as operações primitivas da máquina.
Registradores de dados: servem para armazenar dados (ou para guardar dados), que serão usados pela UAL, ou resultados parciais das operações.
Registrador especial de controle: armazena um conjunto de bits, cada um deles com funções específicas, decorrentes das operações aritméticas realizadas.
Barramento interno: a interligação entre estes componentes é efetuada pelo barramento interno do processador.
Função de Controle
	É a parte funcional que realiza as atividades de busca de instrução que será executada, interpretação das ações a serem desencadeadas com a execução das instruções (se é uma soma, subtração,...) e geração de sinais de controle apropriados para ativação das atividades requeridas para a execução propriamente dita da instrução identificada.
Unidade de Controle (UC): componente responsável pela efetiva atividade do processador, através da programação que traz em seu interior. Dela partem os sinais de controle (pulsos elétricos) que percorrem o barramento interno e chegam a todos os elementos do processador, como a UAL, os registradores de dados, o CI, etc.
Relógio: sincroniza as tarefas determinadas de acordo com uma programação prévia.
Registrador de Instrução (RI): armazena a instrução a ser executada pelo processador.
Contador de Instrução (CI): armazena o endereço da próxima instrução a ser executada.
Decodificador de Instrução: é um dispositivo para identificar qual operação será realizada, correlacionada à instrução cujo o código de operação foi decodificado.
	A CPU contém uma pequena memória de alta velocidade usada para armazenar resultados temporários e para um certo controle de informações. Essa memória é composta de uma quantidade de REGISTRADORES, cada um deles com um certo tamanho e funções. Os REGISTRADORES podem ser lidos e escritos em alta velocidade porque são internos à CPU.
	A existência de registradores de dados nos processadores acarreta uma série de vantagens ao sistema, entre as quais:
Registradores são mais rápidos do que a memória comum, mesmo as memórias cachê interna L1;
É mais fácil para o compilador usar registradores do que pilhas de dados, por exemplo;
O armazenamento de uma variável em um registrador permite que ela possa ser usada diversas vezes no decorrer da execução do programa, sem haver acessos adicionais à memória.
Máquina de Von-Neumann
	Máquina de Von-Neumann é uma arquitetura de computador que se caracteriza pela possibilidade de uma máquina digital armazenar seus programas no mesmo espaço de memória que os dados, podendo assim manipular tais programas. 
	Reúne os seguintes componentes: Memória, UC, ULA, CPU.
Registrador-Memória: permitem que palavras de memória sejam buscadas em registradores, onde podem ser usadas como entradas de ULA em instruções subsequentes, por exemplo, ‘palavras’ são as unidades de dados movimentadas entre MEMÓRIA REGISTADORES. Permitem que registradores voltem à memória para armazenagem.
Registrador-Registrador: busca dois operandos nos REGISTRADORES, traz os dois até aos REGISTRADORES DE ENTRADA DA ULA, efetua alguma operação com eles, por exemplo, adição ou e booleano; e armazena o resultado em um dos registradores.
CISC (Computador com conjunto de instruções complexo)
	Têm um conjunto de instruções grande, de tamanhos variáveis, com formatos complexos. 
	Muitas dessas instruções são bastante complicadas, executando múltiplas operações quando uma única instrução é dada (por exemplo, é possível fazer um LOOP complexo usando apenas uma operação assembly).
	O problema básico é que um conjunto pequeno de instruções complexas torna o sistema consideravelmente mais lento. 
	ITEM
	RISC
	CISC
	Acesso à memória
	Load e Store
	Qualquer Instrução
	Registradores
	Centenas
	Dezenas
	Operandos
	Até 3
	1 ou 2
	Complexidade
	No compilador
	No código
	Uso do pipeline
	Intensamente
	Moderadamente
	Instruções
	Poucas / simples / mesmo tamanho
	Muitas / complexas / tamanhos variados
	Frequências
	Mais altas
	Mais baixas
	Programas
	Grandes e complexos
	Pequenos e simples
	Hardware
	Barato e simples
	Caro e complexo
	Controle
	Hardwire
	Micro programação
	CPI
	Um
	Vários
RISC (Computador com conjunto de instruções reduzido)
	Simplifica as instruções de modo que elas possam ser executadas mais rapidamente. 	Cada instrução executa apenas uma operação, que são todas do mesmo tamanho, tem poucos formatos, e todas as operações aritméticas devem ser executadas entre registradores (dados da memória não podem ser utilizados como operandos).
Pipeline (Paralelismo)
	Possibilidade de executar instruções quase em paralelo. 
	Execução das instruções dividida em muitas partes, cada uma manipulada por uma parte dedicada do Hardware, e todas elas podem executar em paralelo.
5
 - 
Unidade de gravação
4
 - 
Unidade de execução de instrução
3
 - 
Unidade de busca de operando
2
 - 
Unidade de decodificação de instrução
1
 - 
Unidade de busca de instrução
Busca na memória e a coloca no buffer até que seja necessária;
Decodifica a instrução, determina seu tipo e de quais operandos ela necessita;
Localiza e busca os operandos, seja nos registradores, seja na memória;
Realiza o trabalho de executar a instrução, normalmente fazendo os operandos passar pelo caminho de dados;
Escreve o resultado de volta no registrador adequado.
Paralelismo no nível do Processador
Processador Matricial: consiste em um grande número de processadores idênticos que efetuam a mesma sequência de instruções em diferentes conjuntos de dados.
Processador Vetorial: eficiente para executar uma sequência de operações em pares de elementos de dados. Todas as operações de adição são efetuadas em um único somador, de alto grau de paralelismo.
Memória Principal
	Componente de um sistema de computação cuja função é armazenar as informações que são (ou serão) manipuladas por esse sistema, para que elas possam ser prontamente recuperadas.
	É fabricada com tecnologia de semicondutores, o que lhes permite elevada velocidade de acesso e transferência de bits, já que são circuitos apenas elétricos em funcionamento.
	É a memória de trabalho do processador, seu grande “bloco de rascunho”, onde os programas (e seus dados) se sucedem em execução, um após os outros. Ou seja, para que um programa seja executado é necessário que suas instruções e os dados por elas manipulados estejam armazenados, ainda que temporariamente, na MP.
	É constituído pela:
Memória principal
Memória cache: acelera a transferência de dados com o processador
Registradores: pequenos dispositivos no interior dos processadores, com o propósito de armazenar individualmente dados, instruções ou endereços.
Barramento de dados: É bidirecional, isto é, ora os sinais percorrem o barramento do processador para a MP, ora percorrem o caminho inverso.
Registrador de dados da Memória: armazena temporariamente a informação que está sendo transferida da MP para o processador ou do processador para a MP.
Barramento de endereço: É unidirecional, visto que somente o processador aciona a MP para a realização de operações de leitura ou escrita.
Registrador de endereço de memória: armazena temporariamente o endereço de acesso a uma posição de memória, ao se iniciar uma operação de leitura ou de escrita. 
Controlador: tem por função gerar os sinais necessários para controlar o processo de leitura ou escrita, além de interligar a memória aos demais componentes. Decodifica o endereço colocado no barramentode endereços, localizando a célula desejada e liberando os bits para o barramento de dados.
	O número de bits no endereço determina o número máximo de células diretamente endereçáveis na memória e é independente do número de bits por célula.
	Memória de computador podem cometer erros de vez em quando, devido a picos de tensão na linha elétrica ou outras causas. Com isso, usam-se CÓDIGOS DE DETECÇÃO DE ERROS ou CÓDIGO DE CORREÇÃO DE ERROS. Quando esses códigos são usados, bits extras são adicionados a cada palavra de memória de modo especial.
RAM (Memória de Acesso Aleatório) >> VOLÁTIL
SRAM (Estática): a construção interna usa circuitos similares a nosso FLIP-FLOP D básico. Seus conteúdos são conservados enquanto houver fornecimento de energia: segundos, minutos, horas e até mesmo dias.
DRAM (Dinâmica): não usam FLIP-FLOP. Em vez disso, é um arranjo de células, cada um contendo um transitor e um pequenino capacitor.
	
ROM >> NÃO VOLÁTIL
	Memória de somente leitura. Dados são gravados na fábrica e permanecem com o mesmo conteúdo quando em uso.
	E > Esarable (Apagável);
	P > Programable (Programável).
PROM (ROM APAGÁVEL): pode escrever (1x) em campo, eliminando o tempo de espera entre produção e entrega.
EPROM (PROM APAGÁVEL): pode apagar , mesmo depois de ter escrito nela. Pode ser apagada apenas por exposição de uma forte luz ultravioleta.
EEPROM: pode ser apagada aplicando-se pulsos elétricos, em vez de ser exposta à luz ultravioleta dentro de uma câmara especial. São usadas somente em situações que sua não volatilidade for crucial.
Memória Cache
	Palavras de memória usadas com mais frequência.
	Quando a CPU precisa de uma palavra, ela examina em primeiro lugar a CACHE; somente se a palavra não estiver ali é que ela recorre à MEMÓRIA PRINCIPAL.
	Usando o princípio de localidade como guia, MEMÓRIAS PRINCIPAIS e CACHES são divididas em blocos de tamanho fixo. Quando a busca na CACHE falha, toda a linha de CACHE é carregada na MEMÓRIA PRINCIPAL para a CACHE, e não apenas a palavra que se quer. 
	Toda vez que um processador realiza uma operação de escrita, esta ocorre imediatamente na CACHE. Como a cache é apenas uma memória intermediaria, não a principal, é necessário que, em algum momento, a MP seja atualizada para que o sistema mantenha sua correção e integridade.
	Nas memórias CACHE de RAM, o aumento crescente da velocidade dos processadores e o compromisso de não se aumentar demasiado o custo das memórias cache conduziram os projetistas e cientistas a desenvolver caches com diferentes características:
Nível 1/L1: sempre localizado no interior do processador. A memória de nível mais baixo é a que tem maior velocidade, mais custo e menor capacidade. SRAM.
Nível 2/L2: sendo localizada, em geral na placa-mãe do computador, ou seja, externa ao processador. SRAM
Nível 3/L3: existente em alguns processadores, quando estes possuem L1 e L2 internamente em seu invólucro; nesse caso, é localizada externamente ao processador, placa-mãe.
	Considerando, então, a grande diferença de tamanho entre as duas memórias (MP/CACHE), ou seja, há uma grande quantidade de blocos da MP que, durante o funcionamento do sistema, precisarão ser armazenados na pequena quantidade de linhas de memória cache. Daí a necessidade de estabelecer um método de mapear os endereços dos blocos com os endereços de linha:
Mapeamento Direto: Cada bloco da MP tem uma linha da cache previamente definida onde será armazenado. Como há mais blocos do que linhas da cache, isso significa que muitos blocos irão ser destinados a uma mesma linha, naturalmente, um bloco de cada vez.
Mapeamento Associativo: Torna a distribuição dos blocos mais flexível. Não há local fixo na memória cache para alocação de um bloco da MP; quando é requisitado pelo sistema de controle da cache em um acesso o específico bloco pode ser armazenado em qualquer linha, substituindo a que lá estiver armazenada.
Mapeamento Associativo por conjunto: Essa técnica tenta resolver o problema de conflito de blocos em uma mesma linha (da técnica de mapeamento direto) e o problema da técnica de mapeamento associativo, relativo à custosa busca e comparação simultâneas do campo tag de toda a memória cache.
	Uma das técnicas mais efetivas para melhorar a largura de banda e também a latência é a utilização de CACHE DIVIDIDA. As operações de memória podem ser iniciadas independentemente em cada cache, o que efetivamente dobra a largura de banda do sistema de memória.
	A memória principal é dividida em blocos de tamanho fixo, denominada LINHAS DE CACHE.
	O conceito de Localidade é o fenômeno relacionado com o modo pelo qual os programas em média são escritos pelo programador e executados pelo processador.
Localidade Espacial: Se um programa acessa uma palavra da memória, há uma boa probabilidade de que o acesso seguinte seja uma palavra subsequente ou de endereço adjacente àquela palavra que ele acabou de acessar.
Localidade Temporal: Se um programa acessa uma palavra da memória, há uma boa probabilidade de que ele em breve acesse a mesma palavra novamente.
Memória Secundária
RAID
	Conjunto redundante de discos independentes.
RAID 0 (STRIPING): os dados são divididos entre os discos.
RAID 1(MIRROR): Duplica todos os discos, portanto HÁ QUATRO DISCOS PRIMÁRIOS e QUATRO DISCOS DE BACKUP. A Escrita é feita em pares de unidades, enquanto a Leitura ocorre em todas as unidades ao mesmo tempo.
RAID 10: EXIGE AO MENOS QUATRO DISCOS RÍGIDOS. Cada par será espelhado, garantindo redundância, e os pares serão distribuídos, melhorando desempenho. Até metade dos discos pode falhar simultaneamente, sem colocar o conjunto a perder, desde que não falhem os dois discos de um espelho qualquer.
RAID 2: Similar ao RAID 4, mas possuindo algoritmo de HAMMING ECC, que é a informação de controle de erros, no lugar da paridade.
RAID 3: É uma versão simplificada do RAID2. Nesse arranjo, um único bit de paridade é calculado para cada palavra de dados e escrito em um drive de paridade. Escrita e Leitura ocorrem em todas as unidades, mas diminui o tempo de transferência de dados.
RAID 4: Funciona com TRÊS OU MAIS DISCOS iguais. Um dos discos guarda a paridade (uma forma de soma de segurança) da informação contida nos discos. Se algum dos discos avariar, a paridade pode ser imediatamente utilizada para reconstruir o seu conteúdo.
		Se um setor for alterado, é necessário ler todos os drivers para recalcular a paridade que, então, precisará ser reescrita.
RAID 5: As informações sobre paridade para os dados do array são distribuídas ao longo de todos os discos do array, ao invés de serem armazenadas num disco dedicado, oferecendo assim mais desempenho que o RAID 4 e, simultaneamente, TOLERÂNCIA A FALHA.
 
Entrada/Saída
	A função do controlador é controlar os dispositivos de E/S e manipular para ele o acesso ao barramento.
	Quando um programa quer dados do disco, por exemplo, ele envia um comando ao CONTROLADOR DE DISCO, que então emite comando de busca e outros comandos para o drive.