Baixe o app para aproveitar ainda mais
Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original
!! Sistemas!Digitais!I! Prova!2! Data! !PCS3115! 2015S1! 20/05/2015! Nome:& Gabarito& #USP:& & Turma:& & & & Questão&1&–&[4,0!pontos]! & 1.a)&[1,0!ponto]:!Para!a!função!definida!por!meio!de!seu!Mapa!de!Karnaugh!determine!quantos!e!quais!são!–!circundando!adjacências!no!Mapa!de!Karnaugh!–!seus!Implicantes!Primários!(Primos!L!IPs).!Para!cada! um! deles! escreva! a! respectiva! expressão! algébrica.! Determine,! dentre! estes! IPs,! quais! são! os!Implicantes! Primários! Essenciais! (IPEs).! Escreva! a! expressão! algébrica! da! soma! mínima! da! função!(menor!número!de!produtos,!onde!cada!produto!contém!o!menor!número!de!literais).!Se!houver!mais!de!uma!soma!mínima!escreva!a!expressão!algébrica!de!todas!elas.! !São! 5! IPs,! sendo! 3! deles!Essenciais.!IP1!=!IPE1!=!x4!.!x2;!IP2!=!IPE2!=!x2!.!~x1;!IP3!=!IPE3!=!~x4!.!~x2! .!x1;!IP4!=!x3! .!x2;!IP5!=!~x4! .!x3!.!x1.!!Soma! Mínima! =! IPE1! +! IPE2! +!IPE3!+!IP4!=!x4!.!x2!+!x2!.!~x1!+!~x4!.!~x2!.!x1!+!x3!.!x2!.!! & & 1.b)! [1,0! ponto]:! Para! que! se! tenha! uma! idéia! do! impacto! no! resultado! da! síntese! quando! se! insere!apenas!um!mintermo!em!uma!função!repita,!para!esta!nova! função!dada,! tudo!o!que! foi!solicitado!no!item!(1.a).! São!7!IPs,!sendo!1!deles!Essencial.!IP1!=!IPE1!=!x4!.!x2;!IP2!=!x2!.!~x1;!IP3!=!~x4!.!~x2!.!x1;!IP4!=!x3!.!x2;!IP5!=!~x4!.!x3!.!x1.;!IP6!=!~x4!.!~x3!.!~x1;!IP7!=!~x4!.!~x3!.!~x2.!!!!!!!!!São!3!Somas!Mínimas:!Soma!Mínima1!=!IPE1!+!IP2!+!IP3!+!IP4!+!IP6!=!x4!.!x2!+!x2!.!~x1!+!~x4!.!~x2!.!x1!+!x3!.!x2!+!~x4!.!~x3!.!~x1.!Soma!Mínima2!=!IPE1!+!IP2!+!IP3!+!IP4!+!IP7!=!x4!.!x2!+!x2!.!~x1!+!~x4!.!~x2!.!x1!+!x3!.!x2!+!~x4!.!~x3!.!~x2.!Soma!Mínima3!=!IPE1!+!IP2!+!IP4!+!IP5!+!IP7!=!x4!.!x2!+!x2!.!~x1!+!x3!.!x2!+!~x4!.!x3!.!x1!+!~x4!.!~x3!.!~x2.! 1.c& (2,0& pontos)! SabeLse!da!existência!de!problemas!em!que!o!domínio!de! interesse!das! respostas!é!menor!que!o!conjunto!de!combinações!possíveis!de!todas!as!suas!entradas.!Estes!problemas!podem!ser!representados!por!funções!para!as!quais!não!importa!(Don’t,Care!–!X)!que,!para!algumas!combinações!de!entradas,!a!saída!possa!valer!0!ou!1!(X).!Este! fato!pode!ser!aproveitado!na!escolha!do!valor! lógico!mais!adequado!de!X!para!obter!a!expressão!mínima!possível!para!a!função.!Na!literatura!aparece!uma!proposta! de! passos! a! serem! seguidos! para! sintetizar! a! soma! mínima:! Passo& 1! –! Marcar! os! IPs!considerandoLse!as!células!X!como!se!tivessem!valor!1;!!Passo&2!–!Eliminar!os!IPs!que!cubram!apenas!células!X! e! apagar! os!X! do!Mapa! de!Karnaugh;!Passo& 3! –! Eliminar! os! IPs! que! tem! todos! os! seus! 1s!cobertos! por! outros! IPs! (estão! contidos! em! outro! IP)! deixando! apenas! os! IPs! Essenciais! (IPEs).!Aplicando!esta!técnica!com!os!respectivos!Passos!determine!a!soma!de!produtos!que!é!mínima!(menor!número!de!produtos,!onde!cada!produto!contém!o!menor!número!de!literais)!para!a!Função!fornecida,!escrevendo!a!expressão!algébrica!das!funções!f2!e!fn.!!!!!!!!!!!!! ! Sistemas Digitais I Prova 2 Data PCS3115 2015S1 20/05/2015 Nome: Gabarito #USP: Turma: Para todos os testes desta prova, marque na caixa correspondente V se a afirmação for verdadeira e F se for falsa. A marcação deve ser feita na caixa ao lado esquerdo da afirmação e todo conteúdo fora das caixas é considerado rascunho (não será avaliado). Exemplo: Questão 2 – [1 ponto]: Considere a figura abaixo, representando a implementação de um circuito lógico em tecnologia CMOS. As entradas são A, B e S, e a saída é X (note que a saída está negada no circuito). Ignore os inversores necessários para produzir 𝑆 e para corrigir a saída 𝑋. O circuito funciona na prática e é uma chave digital composta por dois buffers tri-‐state. O valor de Vdd pode ser qualquer valor, desde que os Vgs sejam obedecidos para correta polarização (ou não) dos transistores. V Afirmação verdadeira. F Afirmação falsa. V O circuito se comporta como uma chave digital, ou seja se S=1 então X=A senão X=B. F O circuito não funciona na prática pois a parte NMOS não é o complemento da parte PMOS. V Cada coluna de transistores tem a mesma função de um buffer inversor tri-‐state. F A função lógica deste circuito é: 𝑋 = 𝐴. 𝑆 + 𝐵. 𝑆 + (𝐴. 𝑆 + 𝐵. 𝑆) F O valor de Vdd deve ser de pelo menos 5V menos a margem de tolerância da tecnologia utilizada nos transistores. Questão 3 – [1 ponto]: Considere o circuito da figura abaixo, que implementa a função F em tecnologia CMOS, com entradas A e B. A rede NMOS está correta e completa, mas a rede PMOS está incompleta, faltando identificar pontos 1, 2, 3, 4, 5 e 6. O circuito mostrado é uma porta XOR clássica. Os pontos 5 e 6 não devem ser conectados para que a parte PMOS seja correta e as entradas faltantes são como a afirmação verdadeira. Os valores das entradas negados podem ser reaproveitados para alimentar as duas partes (PMOS e NMOS), totalizando 12 transistores para a porta completa, com entradas 𝐴, 𝐵 e saída 𝐴⊕ 𝐵. Para qualquer entrada possível, haverá dois transistores em série entre Vdd ou Vss e saída, portanto a corrente máxima é independente da entrada. F Considerando os inversores necessários para produzir os sinais de entrada demandados, este circuito usa 16 transistores. V Considerando somente a rede NMOS mostrada e uma rede PMOS correta, 𝐹 = 𝐴⊕ 𝐵. V Para que o circuito esteja correto, as entradas da rede PMOS devem ser configuradas com 1= 𝐴, 2= 𝐴, 3= 𝐵 e 4= 𝐵. F Os pontos 5 e 6 devem ser conectados para o correto funcionamento do circuito. V A corrente máxima suportada na saída não depende dos valores de entrada A e B. Sistemas Digitais I Prova 2 Data PCS3115 2015S1 20/05/2015 Nome: Gabarito #USP: Turma: Para todos os testes desta prova, marque na caixa correspondente V se a afirmação for verdadeira e F se for falsa. A marcação deve ser feita na caixa ao lado esquerdo da afirmação e todo conteúdo fora das caixas é considerado rascunho (não será avaliado). Exemplo: Questão 4 – [1 ponto]: Considere a função f = ~w.~x.~y.z + ~w.x.z + ~w.~x.y + w.x.~y.z + ~x.y.z V f é uma representação possível para um detector de números primos de 4 bits, se considerarmos que o número 1 é primo V No Mapa de Karnaugh de f pode-‐se identificar 15 implicantes de f V No Mapa de Karnaugh de f pode-‐se identificar 4 implicantes primos V f = Πwxyz (0,4,6,8,9,10,12,14,15) V A soma mínima para f é f = ~w.z + ~w.~x.y + x.~y.z + ~x.y.z V Afirmação verdadeira. F Afirmação falsa. Questão 5 – [1 ponto]: considere a função f = Σxyz (0,1,3,4,6) F O Método Tabular de minimização aplicado sobre f para em 4 iterações V O Método Tabular de minimização aplicado sobre f encontra 4 Implicantes Primos F ~x.y é Implicante Primo Essencial F ~x.y.z é Implicante Primo V x.y.~z é coberto por apenas um Implicante Primo Sistemas Digitais I Prova 2 Data PCS3115 2015S1 20/05/2015 Nome: GABARITO #USP: Turma: Para todos os testes desta prova, marque na caixa correspondente V se a afirmação for verdadeira e F se for falsa. A marcação deve ser feita na caixa ao lado esquerdo da afirmação e todo conteúdo fora das caixas é considerado rascunho (não será avaliado). Exemplo: Questão 6 -‐ [1 ponto]: Os métodos de análise de circuitos digitais combinatórios estudados, como escrever todas as combinações possíveis de entrada para obter as respectivas saídas ou escrever as expressões lógicas para cada “fio” no circuito desenhado, consideram a operação em regime (steady-‐ state). Ao observarmos o comportamento do circuito digital nos transientes, quando ocorrem variações nos sinais de entrada, podem ocorrer diferenças nos valores das saídas esperadas. V Estas diferenças nos valores de saídas aparecem como pulsos de curta duração, chamados de glitches, e são resultado dos atrasos da eletrônica dos circuitos. F Um projetista deve confiar na produção de circuitos eletrônicos com atrasos constantes, o que não criará glitches na saída. V Riscos estáticos (static hazards) são aqueles em que ocorre um único pulso no sinal de saída em função de uma única mudança no sinal de entrada. Riscos dinâmicos (dynamic hazards) são aqueles em uma única mudança no sinal de entrada provoca mais de uma mudança no sinal de saída. V Um circuito digital implementado a partir de soma de produtos (AND-‐OR) não possui risco estático com a saída 0 (static-‐0 hazard). V Riscos estáticos (static hazards) podem ser identificados através dos Mapas de Karnaugh do circuito digital projetado. Por exemplo, para a F = Y.Z’ + X.Z é necessário acrescentar o termo X.Y para eliminar o glitch no sinal de saída. V Afirmação verdadeira. F Afirmação falsa. Questão 7 -‐ [1 ponto]: Uma boa documentação, acurada e completa, é essencial para o projeto correto e manutenção eficiente de sistemas digitais. V A especificação descreve exatamente o que o circuito (ou sistema) deve fazer, incluindo a descrição de todas as entradas e saídas e das funções que devem ser executadas. V Um diagrama esquemático é uma especificação formal dos componentes elétricos do sistema, suas interconexões, e todos os detalhes necessários a construção do sistema (incluindo tipos de CIs e número de pinagem). O termo diagrama lógico refere-‐se a um diagrama esquemático com menor nível de detalhes. F A carta de tempo (ou diagrama de tempo) mostra os valores dos diversos sinais lógicos em função do tempo. As cartas de tempo não permitem a identificação de relação de causa-‐efeito devido ao atraso de sinais, e consequentemente efeitos de corrida crítica. V Diagramas de bloco mostram entradas, saídas, módulos funcionais, caminhos de dado internos e sinais de controle. Barramentos representam um conjunto de 2 ou mais sinais relacionados. V Utilizando o Teorema de DeMorgan é possível obter os símbolos equivalentes da porta NOR conforme a figura abaixo.
Compartilhar