slides-ctos-digitais-1

Prévia do material em texto

Prof. Antonio Marcelino
Goiânia - 2014
Objetivos da aula
� Latch com portas NOR
� Pulsos digitais
Flip-flops com clock� Flip-flops com clock
Revisão da aula anterior
� O elemento de memória mais importante é o flip-flop, 
composto por um conjunto de portas lógicas;
Revisão da aula anterior
� Latch com portas NAND
Revisão da aula anterior
Latch com portas NOR
� O latch NOR funciona exatamente como o NAND, 
exceto pelo fato de as entradas SET e RESET serem 
ativas em nível ALTO, em vez de nível BAIXO, e o ativas em nível ALTO, em vez de nível BAIXO, e o 
estado de repouso ser SET = RESET = 0.
Latch com portas NOR
Latch com portas NOR
� Ex.: Considere inicialmente Q = 0 e determine a forma de 
onda da saída Q, para um latch NOR que tem as entradas 
abaixo.
Latch com portas NOR
� Quando o circuito é energizado, não é possível prever o 
estado inicial da saída do flip-flop se as entradas SET e 
RESET estiverem inativas (repouso). Existem chances RESET estiverem inativas (repouso). Existem chances 
iguais de Q = o ou Q = 1. Se um F.F. tiver que iniciar em 
um estado particular, aplica-se um pulso na entrada 
apropriada (SET ou RESET).
Pulsos Digitais
� Nos circuitos reais, leva tempo para que a forma de onda
de um pulso varie de um nível para outro;
� Estes momentos são chamados de tempo de subida e� Estes momentos são chamados de tempo de subida e
tempo de descida, e são definidos como o tempo que a
tensão leva para variar entre 10 e 90 % do nível ALTO de
tensão;
� Borda de subida: transição no início do pulso;
� Borda de descida: transição no final do pulso;
Flip-flops com clock
� Os sistemas digitais podem operar tanto no modo
assíncrono quanto no síncrono;
� Assíncrono: saídas podem mudar de estado a qualquer� Assíncrono: saídas podem mudar de estado a qualquer
momento em que uma ou mais entradas também
mudarem;
� Síncrono: os momentos exatos em que uma saída qualquer
pode mudar de estado são determinados por um sinal
denominando clock.
Flip-flops com clock
� O sinal de clock é distribuído para todas as partes do
sistema, e a maioria das saídas muda de estado apenas
quando ocorre transição (bordas) no sinal de clock;
� Quase todos os eventos são sincronizados com as� Quase todos os eventos são sincronizados com as
transições do sinal de clock.
Flip-flops com clock
� A sincronização dos eventos com o sinal de clock é
obtida com o uso de flip-flops com clock, que são
projetados para mudar de estado em uma dasprojetados para mudar de estado em uma das
transições do sinal de clock.
� A velocidade de um sinal digital é representada através
de sua frequência.
Flip-flops com clock
� FFs com clock têm uma entrada de clock denominada
CL, CK ou CP;
� Em geral, a entrada CLK é disparada por borda;
� FFs com clock também têm uma ou mais entradas de� FFs com clock também têm uma ou mais entradas de
controle, que podem ter vários nomes, dependendo
do funcionamento;
� As entradas de controle deixam as saídas do FF prontas
para mudar de estado;
� As entradas de controle determinam O QUE ocorrerá
com as saídas; o CLK determina QUANDO.
Flip-flops com clock
Flip-flops com clock
� Tempo de setup: é o intervalo de tempo que precede
imediatamente a transição ativa do sinal de clock,
durante o qual a entrada de controle tem de ser
mantida no nível adequado;mantida no nível adequado;
� Tempo de hold: é o intervalo de tempo que se segue
imediatamente após a transição ativa do sinal de clock,
durante o qual a entrada de controle síncrona tem de
ser mantida no nível adequado.
Flip-flops com clock
Flip-flops com clock
� Para garantir que um FF com clock responda
adequadamente quando ocorrer a transição ativa, as
entradas de controle têm de estar estáveis (imutáveis)
por pelo menos um intervalo de tempo igual ao tempopor pelo menos um intervalo de tempo igual ao tempo
de setup mínimo antes da transição do clock e por pelo
menos um intervalo de tempo igual ao tempo de hold
mínimo após a transição do clock.