slides-ctos-digitais-2

Prévia do material em texto

Prof. Antonio Marcelino
Goiânia - 2014
Objetivos da aula
� Flip-flops S-R com clock;
� Flip-flops J-K com clock;
Flip-flops D com clock;� Flip-flops D com clock;
� Latch D;
� Entradas Assíncronas.
Revisão da aula anterior
� Os sistemas digitais podem operar tanto no modo
assíncrono quanto no síncrono;
� As entradas de controle determinam O QUE ocorrerá com� As entradas de controle determinam O QUE ocorrerá com
as saídas; o CLK determina QUANDO.
Flip-flops S-R com clock
� O flip-flop S-R com clock é disparado na borda de subida 
do sinal de clock;
� A denominação Q0 indica o nível na saída Q antes da � A denominação Q0 indica o nível na saída Q antes da 
borda de subida do clock;
Flip-flops S-R com clock
� As formas de onda da figura a seguir ilustram o princípio de 
funcionamento deste flip-flop:
Flip-flops J-K com clock
� O flip-flop J-K funciona da mesma maneira que o flip-flop 
S-R, exceto pelo fato de que a condição J = K = 1 não resulta 
em uma saída ambígua;em uma saída ambígua;
� Para esta condição, o FF sempre muda para o estado lógico 
oposto no instante da borda de subida do sinal de clock.
Flip-flops J-K com clock
� As formas de onda da figura a seguir ilustram o princípio de 
funcionamento deste flip-flop:
Flip-flops D com clock
� O flip-flop D tem apenas uma entrada de controle, a 
entrada D (data = dado);
� A saída Q irá para o mesmo nível lógico de D (o nível lógico � A saída Q irá para o mesmo nível lógico de D (o nível lógico 
da entrada será armazenado no flip-flop no instante que 
ocorrer a borda de subida do clock).
Flip-flops D com clock
� As formas de onda da figura a seguir ilustram o princípio de 
funcionamento deste flip-flop:
Flip-flops D com clock
� Implementação de um flip-flop D:
Flip-flops D com clock
� Transferência de dados em paralelo:
Latch D
� O latch D opera da mesma forma que o flip-flop D, com a 
diferença de que ele não utiliza o detector de borda (clock);
� A entrada comum das portas que implementam o circuito 
direcionador é denominada enable – en (habilitação);direcionador é denominada enable – en (habilitação);
� Enquanto EN = 1, a saída Q = D (latch “transparente”);
� Quando EN = 0, as saídas permanecem nos mesmos níveis 
lógicos em que estavam antes que a entrada EM fosse para 
nível baixo;
� Latch D não é disparado por borda!
Latch D
Entradas Assíncronas
� A maioria dos FFs com clock também tem uma ou mais 
entradas assíncronas que operam independentemente das 
síncronas e da de clock;
� Tais entradas podem ser usadas para colocar o FF no estado 
1 ou 0 em qualquer instante, independentemente das 
condições das outras entradas;
� Entradas assíncronas: entradas de superposição;
� PRESET / CLEAR;
Entradas Assíncronas
� Ex.: FF J-K com clock e entradas assíncronas