Baixe o app para aproveitar ainda mais
Prévia do material em texto
UNIVERSIDADE DO SUL DE SANTA CATARINA RODRIGO JEREMIAS THIAGO ADOLFO SCHEIDT PROFESSOR: THIAGO FELSKI PEREIRA RELATÓRIO ELETRÔNICA DIGITAL SEQUENCIAL PROJETOS FINAIS EM VHDL Palhoça 2017 RODRIGO JEREMIAS THIAGO ADOLFO SCHEIDT RELATÓRIO FINAL DE ELETRÔNICA DIGITAL SEQUENCIAL PROJETOS FINAIS EM VHDL Relatório apresentado a disciplina de Eletrônica digital sequencial do Curso de Graduação de Engenharia Elétrica, da Universidade do sul de Santa Catarina, o principal assunto deste relatório, é aplicação em projetos sobre o VHDL, com o auxílio do programa ISE Design Suíte. PROFESSOR: THIAGO FELSKI PEREIRA Palhoça 2017 INTRODUÇÃO Cada equipe formada por 2 alunos, deve propor soluções corretas para os problemas abaixo discriminados, apresentá-las ao professor em sala de aula e entregar o relatório correspondente. O trabalho prático em VHDL foi realizado com auxílio da ferramenta ISE Design Suíte. O relatório deve conter as explicações dos programas, os caminhos utilizados e as imagens da tela do programa. DESENVOLVIMENTO O relatório prático deverá conter as seguintes informações: Diagrama de formas de onda da simulação; Diagrama RTL gerado pelo ISE; Tabela de custos do circuito (número de LCs e LUTS).; Frequência máxima de operação. PROJETO 1: Implemente os blocos construtivos (Subtrator de 8 bits e Detector de operando mínimo de 8 bits) e o sistema de conversor de espaço de cores de RGB para CYMK descrito em aula e ilustrado abaixo. Os blocos construtivos podem ser implementados utilizando o operador de alto nível do VHDL ( – ) ou com a descrição estrutural desses blocos (ex. subtrator ripple carry, comparador de magnitude menor que,...). Para a prototipação do sistema nos kits, será necessária a implementação de lógica de cola para adaptar o número de entradas (24) e saídas (32) do sistema ao número de chaves e LEDs disponíveis nos kits. Resposta: Figura 1 – Programa Misturador de cores implementado em VHDL. Na figura 1, está mostrando como ficou o programa em VHDL, montando no ISE Project Design. O programa misturador de cor ficou com um bloco principal, e neste bloco é que foi instanciado os demais blocos restantes do nosso misturador de cor. Figura 2 Conforme destacado na figura 2, o arquivo Conversor_RGB_CMYK é o arquivo topo do nosso programa, e nele são instanciados os demais arquivos, os blocos subtratores e os minimizadores. Figura 3 – Diagrama RTL (register-transfer level) Na figura 3, mostra o diagrama RTL do nosso programa misturador de cor, demostrando o seu funcionamento correto. PROJETO 2: Implemente os blocos construtivos (Deslocadores de 16 bits e somador de 16 bits) do conversor de temperatura de Celsius para Fahrenheit descrito em sala de aula e ilustrado abaixo. Resposta: CONCLUSÃO: Os projetos de hardware são hierárquicos, ou seja, como no projeto 1 temos um arquivo chamado Conversor_RGB_CNYK que é o topo de hierarquia e instância o restante dos blocos. O arquivo topo de hierarquia é responsável por fazer a conexão com o mundo externo (pinos de I/O), os arquivos instanciados dentro do topo de hierarquia se conectam por fios (Sinais). Ao realizarmos estes dois projetos, tivemos muitas dúvidas na montagem do arquivo VHDL, com a ajuda de alguns alunos e do professor foi feito os 2 projetos em sala de aula e feito os devidos testes neles.
Compartilhar