Baixe o app para aproveitar ainda mais
Prévia do material em texto
UNIVERSIDADE FEDERAL DE OURO PRETO INSTITUTO DE CIÊNCIAS EXATAS E APLICADAS Diogo Makes Gomes Terra Thales Vinicius Amaro Marques João Lucas Trad Princípios de Eletrônica Digital: Circuitos somadores e subtratores de 3 e 8 bits João Monlevade 2018 1 Introdução O presente relatório é sobre o tema somador/subtrator completo de 8 bits e somador/subtrator completo de 3 bits. Muitas vezes, em sistemas digitais, temos que realizar operações de soma e subtração. Para tal processo é feito o uso circuitos Aritméticos que vêm integrados em Computadores e possuem uma elevada posição de importância, já que eles são os responsáveis por todas as operações aritméticas. Para o desenvolvimento dos circuitos, foi utilizado o software Proteus como ferramenta de apoio na simulação dos circuitos lógicos antes da montagem prática. 2 Operações Binárias 2.1 Adição Uma das operações mais básicas em Circuitos Aritméticos é a adição binária. O processo de execução da adição binária (0 1) é executado da mesma maneira que o decimal (0 1 2 3 4 5 6 7 8 9) até no “vai um” (Carry Out, de saída, e Carry In, de entrada) como é descrito no exemplo abaixo. No processo de soma de dois números binários começamos pela coluna menos significativa (que representa unidade entre centena, dezena, etc.). 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1{\displaystyle 0+0=0} {\displaystyle 0+1=1}1 + 1 = 10{\displaystyle 1+0=1}{\displaystyle 1+1=10} (0 e "vai" 1) No exemplo acima é possível notar que a adição de dois bis resultou em quatro possibilidades. 2.2 Subtração No processo de subtração, o processo executado ocorre da mesma maneira que na subtração decimal, no entanto, o "Vai-Um" é colocado no algarismo de baixo. 0 - 0 = 0 0 – 1 = 1 (e "empresta" 1) 1 – 0 = 1 1 – 1 = 0 No exemplo acima é possível notar que a subtração de dois bis resultou em quatro possibilidades 3 Somador/subtrator de 8 bits 3.1 Componentes Para o desenvolvimento do somador/subtrator no ambiente Proteus foram utilizados os seguintes componentes: 16 resistores de 1 kΩ; 14 resistores de 330 Ω; 2 CIs 74ls83; 2 CIs 74ls248; 2 displays de 7 segmentos; 2 chaves Dip Switch de 8 entradas; 8 Portas lógicas XOR (CIs 74LS283). 2 chaves Switch de 2 estados 3.2 Funcionamento O circuito Somador/Subtrator funciona somando-se ou subtraindo-se dois números binários de 8 bits, nomeados A e B, onde se é obtido como resultado um número de oito bits S. No qual: A = A7 A6 A5 A4 A3 A2 A1 A0 B = B7 B6 B5 B4 B3 B2 B1 B0 S = S7 S6 S5 S4 S3 S2 S1 S0 Tabela1: Lógica de 8 bits Onde é válido lembrar que os bits mais significativos são: A7, B7 e S7. Na montagem do circuito somador/subtrator no ambiente Proteus, foram usados 2 somadores de quatro bits, que foram ligados em paralelo para equivaler há um somador de 8 bits. Dos dois somadores utilizados, o menos significativo é o (U1) que soma os bits de A0 com B0 até A3 com B3 constituindo às saídas de S0 a S3, e qualquer digito extrapolado de qualquer soma é adicionado a próxima até que chegue ao último, o carry out, que é ligado ao carry in do somador mais significativo (U3), reproduzindo o processo, são criadas as saídas de S4 a S7. De forma que o carry out do segundo somador é desprezado. Imagem 1: 2 CIs somadores de 4 bits em paralelo Imagem 2: CIs conversores As saídas S0 e S2 são ligadas na entrada de um CI 74ls248 (U2), que irá converter as entradas em setes saídas, que são ligadas a um display de 7 segmentos, que exibem o resultado em hexadecimal. Imagem 3: Displays de 7 segmentos catodo comum 3.3 Adição e subtração Cada bit de B é conectado a uma XOR sendo a outra entrada Ch, o resultado de uma chave seletora SW1, com lógica 1 ou 0. Quando Ch é igual a 0 a saída será igual a B, e quando N for igual a 1 a saída será B (Barrado). Tabela verdade 1 B Ch S 0 0 0 0 1 1 1 0 1 1 1 0 Dessa forma, quando SW1 tiver lógica 1 cada bit de B terá sua lógica invertida, realizando-se o complemento de 1. Para ser feito o complemento de 2, foi utilizada uma chave seletora SW1. A saída da SW1 foi ligada no carry in do somador menos significativo (C0). Quando SW1 for 0 C0 será 0, e quando SW1 for 1 C0 será 1. Imagens 4: complemento de 2 Com ambos os passos realizados, quando a chave SW1 for acionada com lógica 0, nada será alterado e o circuito trabalhara como um somador, e quando SW1 for acionado com lógica 1, será realizado o complemento de 2 de B e o circuito trabalhará como subtrator, subtraindo B de A. Imagem 5: Circuito completo 8 bits 4 Somador Completo/Subtrator de 3 bits 4.1 Componentes Para o desenvolvimento do somador completo de 3 bits no ambiente Proteus foram utilizados os seguintes componentes: 8 resistores de 1 kΩ; 8 resistores de 330 Ω; 2 CI somadores; 1 CI decodificador; 5 leds; 8 portas logicas XOR; 1 display de 7 segmentos comuns anodo; 2 chaves DIP-SWITCH de 3 entradas; 2 chaves SWITCH; 1 fonte 5v (cc); 4.2 Funcionamento O circuito Aritmético somador completo de 3 bits possui dois números de 3 bits cada que estão ligados a um somador de 4 bits. Nisto, a 4o entrada de cada número do somador está em 0, o resultado obtido pelo somador sai em um número de 4 bits que é enviada para um conversor de 4 entradas que converte em 7 saídas para o display de 7 segmentos. Em cada uma das saídas do somador está ligada um resistor e um led que é acesso de acordo com o resultado. 1 – Acesso 0 – Apagado Dessa forma. O circuito está preparado para operar a soma de três bits (A, B e Cin), criando um resultado em dois bits (S e Cout) que é chamado de somador completo. A seguir, é mostrada a tabela verdade para a soma completa, junto com o mapa de Karnaugh e as equações mínimas resultantes para s e Cout. Com o intuito de aprofundar na matéria, faremos um somador/subtrator completo de 3 bits, que será apresentado dentro de sala de aula. Segue a demonstração, nas imagens abaixo. Tabela 2: Tabela da verdade Imagem 6: Somador/subtrator de 3 bits completo 5 Displays de LED 7 Seguimentos Displays de LED de sete segmentos são frequentemente utilizados como elementos de comunicação visual em painéis, instrumentos, etc. A vantagem de se utilizar esse tipo de componente é que a disposição dos segmentos de LEDs, os tamanhos dos displays e a disposição e numeração dos pinos é na sua maioria padronizada, permitindo assim que se utilize displays de múltiplos fabricantes, sem prejuízos. São intercambiáveis. No proeminente trabalho descrito neste relatório, foi feito o uso de displays de catodo comum no somador /subtrator de 8 bits (onde a tensão vcc deve ser ligada no polo positivo do display) e displays anodo comum no somador completo de 3 bits (onde a tensão vcc deve ser ligada no negativo do display). A escolha do display foi feita de acordo com o CI decodificador disponível em laboratório. A contagem realizada pelo display é simples, em hexadecimal (0 a 15), portanto no somador de 3 bits devem-se fazer combinações de soma que dê um resultado atéo valor 14, pois com 3 bits em cada soma pode-se fazer apenas operações de no máximo 7 + 7. No somador de 8 bits podem ser feitas combinações de números até acima de 15. Porém há uma configuração neste modelo de display que altera o valor numérico dele a partir do número 10, sendo esclarecida neste momento: Imagem 7: Símbolo correspondente ao número 10 (A em hexadecimal) Imagem 8: Símbolo correspondente ao número 11 (B em hexadecimal) Imagem 9: Símbolo correspondente ao número 12 (C em hexadecimal) Imagem 10: Símbolo correspondente ao número 13 (D em hexadecimal) Imagem 11: Símbolo correspondente ao número 14 (E em hexadecimal) Imagem 12: Símbolo correspondente ao número 15 (F em hexadecimal) Imagem 13: Tabela de números em hexadecimal (0 a 15) 6 Conclusão Tendo em vista os aspectos observados durante o desenvolvimento deste trabalho, foi possível compreender um pouco sobre o funcionamento de um sistema operacional operado por um circuito lógico. Apesar da lógica binária só possuir 2 estados, ela pode assumir várias lógicas em diversos casos, o que faz com que os computadores atuais sejam tão versáteis. Dessa forma, concluímos que o mundo digital é tão mágico quanto o analógico, em que cada um possui suas particularidades. 5 Referências Bibliográficas CPDEE. QUARTUS II – DESENVOLVIMENTO DE PROJETOS VIA ESQUEMÁTICO. Disponível em: http://www.cpdee.ufmg.br/~frank/lectures/SPP/SPP-Tutorial_quartus2_v1-1.pdf, acesso em 13 abril 2011. ORDONEZ, E. D. M; PEREIRA, F. D; PENTEADO, C. G.; PERICINI, R. A. Projeto, Desempenho e Aplicações de Sistemas Digitais em Circuitos Programáveis (FPGA). Ed Bless, 2003. .https://prezi.com/vzdklwmaftd_/somador-e-subtrator-de-8-bits/ .https://www.youtube.com/watch?v=WclMMHAeYaA .https://www.youtube.com/watch?v=qtjohnz4C8c
Compartilhar